[发明专利]一种阵列基板、其制作方法及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示装置。

背景技术

由于非晶硅存在因本身自有的缺陷而导致的开态电流低、迁移率低、稳定性差等问题，使它在很多领域受到了限制，为了弥补非晶硅本身缺陷，扩大在相关领域的应用，低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术应运而生。

随着薄膜晶体管液晶显示技术(Thin Film Transistor Liquid Crystal Display，TFT-LCD)技术的发展，基于低温多晶硅的显示技术逐渐成为主流。如图1和图2所示，现有技术中的低温多晶硅薄膜晶体管阵列基板主要包括：衬底基板01、缓冲层02、有源层03、栅电极06、源电极05、漏电极04、公共电极07、像素电极08、栅绝缘层09、中间介电层10、平坦层11和钝化层12。进一步地，在薄膜晶体管为顶栅型结构的阵列基板中，如图2所示，为了避免光线照射到有源层03从而影响薄膜晶体管的性能，在阵列基板中，在缓冲层02与有源层03之间还设置有避免光线照射到有源层03上的金属屏蔽层13。

随着像素技术开发的需求，如何增大存储电容成为一个重要的关注点，现有技术中为达到增大存储电容的目的，如图2所示，在薄膜晶体管为顶栅型结构的阵列基板中，利用位于缓冲层02下方的金属屏蔽层13与有源层03形成存储电容来增大存储电容。具体地，为了在金属屏蔽层13上施加公共电极信号，金属屏蔽层13需要通过位于栅极绝缘层09上的第一连接部14，以及位于中间介电层10上的第二连接部15与公共电极07电性连接；其中，第一连接部14通过贯穿栅极绝缘层09和缓冲层02的过孔与金属屏蔽层13电性连接，第二连接15通过贯穿中间介电层10的过孔与第一连接部14电性连接，公共电极07通过贯穿平坦层11的过孔与第二连接部15电性连接。

上述结构的低温多晶硅薄膜晶体管阵列基板，虽然可以利用金属屏蔽层与有源层形成存储电容，但为了实现金属屏蔽层13和有源层03形成存储电容的目的，在制备时，为了使金属屏蔽层13与公共电极07电性连接，需要单独增加一道掩膜(Mask)工艺形成贯穿栅极绝缘层09和缓冲层02的过孔，使用于电性连接公共电极07和金属屏蔽层13的第一连接部14通过该过孔与金属屏蔽层13电性连接，从而导致上述低温多晶硅薄膜晶体管阵列基板在制备时产生制造流程比较繁多，成本比较高，耗时比较长等问题。

发明内容

本发明实施例提供的一种阵列基板、其制作方法及显示装置，用以在实现增大阵列基板存储电容的情况下解决现有技术中的工艺复杂、成本高、耗时长的问题。

本发明实施例提供的一种阵列基板，包括衬底基板、依次位于所述衬底基板上的金属屏蔽层、缓冲层、顶栅型薄膜晶体管和公共电极；其中，所述顶栅型薄膜晶体管的源漏电极位于有源层的上方、且通过贯穿位于所述源漏电极与所述有源层之间的第一绝缘层的第一过孔与所述有源层电性连接，还包括：

与所述源漏电极同层设置的、用于电性连接所述金属屏蔽层与所述公共电极、且通过贯穿所述第一绝缘层和所述缓冲层的第二过孔与所述金属屏蔽层电性连接的第一连接部。

本发明实施例提供的上述阵列基板，由于金属屏蔽层不仅与公共电极电性连接，且用于电性连接金属屏蔽层与公共电极的第一连接部与源漏电极同层设置，并且是通过贯穿第一绝缘层和缓冲层的过孔与金属屏蔽电极电性连接。因此本发明实施例提供的上述阵列基板不仅可以在有源层与金属屏蔽层之间形成存储电容，从而达到增大阵列基板电容的目，并且在制备时可以通过一次构图工艺形成同层设置的第一连接部与源漏电极，从而可以减少制作流程，简化制作工艺，最终可以达到节省制作成本、缩短制作时间的目的。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：位于所述源漏电极与所述公共电极之间的第二绝缘层；

所述公共电极通过贯穿所述第二绝缘层的第三过孔与所述第一连接部电性连接。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：

位于所述公共电极上方的像素电极，位于所述像素电极与所述公共电极之间的第三绝缘层，以及与所述公共电极同层设置、且用于电性连接所述像素电极与所述源漏电极中的漏电极的第二连接部；其中，

所述第二连接部通过贯穿所述第二绝缘层的第四过孔与所述源漏电极中的漏电极电性连接；所述像素电极通过贯穿所述第三绝缘层的第五过孔与所述第二连接部电性连接。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：