[发明专利]一种用于监控SRAM存储阵列中上拉晶体管的测试结构及测试方法

权利要求书

1.一种用于监控SRAM存储阵列中上拉晶体管的测试结构，包括长链式上拉晶体管组，所述长链式上拉晶体管组由位于所述长链式上拉晶体管组第一侧的多个上拉晶体管和位于与所述第一侧相对的第二侧的多个上拉晶体管组成，其中，位于同一侧的上拉晶体管并联，位于不同侧的上拉晶体管的源极和栅极顺序电连接，其特征在于，还包括第一焊盘、第二焊盘、第三焊盘和第四焊盘，其中，

所述第一焊盘与所述第一侧的多个上拉晶体管的漏极电连接；

所述第二焊盘与所述第一侧的多个上拉晶体管的源极电连接；

所述第三焊盘与所述第二侧的多个上拉晶体管的源极电连接；

所述第四焊盘与所述第二侧的多个上拉晶体管的漏极电连接。

2.根据权利要求1所述的测试结构，其特征在于，所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘位于切割道内。

3.根据权利要求1所述的测试结构，其特征在于，

通过多个矩形接触窗将所述第一焊盘与所述第一侧的多个上拉晶体管的漏极电连接；

通过多个共享接触窗将所述第二焊盘与所述第一侧的多个上拉晶体管的源极电连接；

通过多个共享接触窗将所述第三焊盘通过多个矩形接触窗与所述第二侧的多个上拉晶体管的源极电连接；

通过多个共享接触窗将所述第四焊盘与所述第二侧的多个上拉晶体管的漏极电连接。

4.根据权利要求1所述的测试结构，其特征在于，所述第一侧的多个上拉晶体管的个数为4或5个，所述第二侧的多个上拉晶体管的个数为4或5个。

5.根据权利要求1所述的测试结构，其特征在于，所述测试结构布局取决于所述长链式上拉晶体管组的布局。

6.一种基于权利要求1-5之一所述的测试结构的测试方法，所述测试方法适用于监控所述长链式上拉晶体管组的短路路径和漏电流和/或用于获得所述长链式上拉晶体管组的晶圆允收测试的数据。

7.根据权利要求6所述的测试方法，其特征在于，断开所述第一焊盘和所述第四焊盘，连接所述第二焊盘和所述第三焊盘来测试栅极是否短路。

8.根据权利要求6所述的测试方法，其特征在于，断开所述第二焊盘和所述第四焊盘，连接所述第一焊盘和所述第三焊盘测试栅极是否短路。

9.根据权利要求6所述的测试方法，其特征在于，断开所述第三焊盘和所述第四焊盘，连接所述第一焊盘和所述第二焊盘测试位于所述第一侧的多个上拉晶体管的源-漏路径是否短路。

10.根据权利要求6所述的测试方法，其特征在于，断开所述第一焊盘和所述第二焊盘，连接所述第三焊盘和所述第四焊盘测试位于所述第二侧的多个上拉晶体管的源-漏路径是否短路。

11.根据权利要求6所述的测试方法，其特征在于，所述晶圆允收测试的数据包括Idsat/Vt/Ioff。

12.根据权利要求6所述的测试方法，其特征在于，将所述第一焊盘作为漏极，所述第二焊盘作为源极，所述第三焊盘作为栅极，对所述第一侧的多个上拉晶体管进行测试，获得所述晶圆允收测试的数据。

13.根据权利要求6所述的测试方法，其特征在于，将所述第四焊盘作为漏极，所述第三焊盘作为源极，所述第二焊盘作为栅极，对所述第二侧的多个上拉晶体管进行测试，获得所述晶圆允收测试的数据。

14.根据权利要求6所述的测试方法，其特征在于，计算所述晶圆允收测试的数据的平均值，用以监控所述第一侧和所述第二侧的上拉晶体管是否失配。