[发明专利]一种阵列基板及其制造方法

说明书

技术领域

 本发明涉及液晶显示器制造技术领域，具体地说是一种通过在第一金属层的端子刻孔部位上方加设刻孔阻挡层来防止端子短路的阵列基板及其制造方法。

背景技术

传统的CRT显示器依靠阴极射线管发射电子撞击屏幕上的荧光粉来显示图像，但液晶显示的原理则完全不同。通常，液晶显示（LCD）装置具有上基板和下基板，彼此有一定间隔和互相正对。形成在两个基板上的多个电极相互正对。液晶夹在上基板和下基板之间。电压通过基板上的电极施加到液晶上，然后根据所作用的电压改变液晶分子的排列从而显示图像、因为如上所述液晶显示装置不发射光，它需要光源来显示图像。因此，液晶显示装置具有位于液晶面板后面的背光源。根据液晶分子的排列控制从背光源入射的光量从而显示图像。该液晶显示器的两块偏光片之间夹有玻璃基板、彩色滤光片、电极、液晶层和晶体管薄膜，液晶分子是具有折射率及介电常数各向异性的物质。背光源发出的光线经过下偏光片，成为具有一定偏振方向的偏振光。晶体管控制电极之间所加电压，而该电压作用于液晶来控制偏振光的偏振方向，偏振光透过相应的彩膜色层后形成单色偏振光，如果偏振光能够穿透上层偏光片，则显示出相应的颜色；电场强度不同，液晶分子的偏转角度也不同，透过的光强不一样，显示的亮度也不同。通过红绿蓝三种颜色的不同光强的组合来显示五颜六色的图像。

阵列基板上的端子为连接扫描线、数据线和外部驱动IC的接口。一般在阵列基板上会设置扫描线端子和数据线端子，由于数据线一般会是扫描线的好几倍，所以数据线端子数量会比扫描线端子多，而且间隔更小，数据线端子间距为12.5um，扫描线端子间距为27.5um，由于数据线端子间隔小，发生短路的概率也相对较大。端子部基本构造一般为条状扫描线上面覆盖ITO，后续会通过压接工程与对应的COF连接。

在高开口设计中，会在SD绝缘层上制作有机绝缘层（以下称为JAS层），可以有效的提高开口率。JAS层为2um以上的有机材料层。在JAS机种端子部会通过刻孔工程将JAS层和绝缘层去除，露出数据线端子和扫描线端子，然后制作ITO电极。但是此时由于JAS层边缘的高段差会导致光刻胶发生曝光不充分残留，导致端子间ITO电极层（透明电极层）残留并引起端子短路。如图1所示，使用JAS材料时，端子处发生短路的不良现象，主要表现为端子之间的ITO电极发生残留。如图2所示，ITO电极层4的图形化为阵列基板形成最后一步骤，在此步骤形成像素电极、接触孔电极及端子电极；首先是在阵列基板上形成整面的ITO电极层4图形，然后涂布光刻胶6。如图3所示，对光刻胶6进行曝光显影，由于JAS材料较厚（一般2-3um）所以在JAS层3底部边缘的光刻胶6相对于其他地方较厚，无法进行充分的曝光，导致在显影时出现光刻胶6残留。如图4所示，进行ITO电极层4的图形化时由于光刻胶6的保护，JAS层3边缘的ITO电极材料无法被刻蚀掉，而残留下来，这导致了端子之间的ITO电极连接短路。如图5所示，为B-B处界面示意，端子之间ITO电极残留导致端子短路发生。

发明内容

本发明的目的是针对现有技术存在的问题，提供一种通过在第一金属层的端子刻孔部位上方加设刻孔阻挡层来防止端子短路的阵列基板及其制造方法。

本发明的目的是通过以下技术方案解决的：

一种阵列基板，包括衬底基板、第一金属层、位于源漏极绝缘层上的JAS层和ITO电极层，在阵列制程中由第一金属层形成数据线端子和扫描线端子，其特征在于：在数据线端子和扫描线端子的刻孔部位的上方设有位于栅极绝缘层和源漏极绝缘层之间的刻孔阻挡层，以使得ITO电极层图形化时位于JAS层边缘的ITO电极层产生的残留存在于刻孔阻挡层之上。

所述的刻孔阻挡层和第一金属层之间具有栅极绝缘层。

所述的刻孔阻挡层为第二金属层或半导体有源层。

所述的刻孔阻挡层覆盖在数据线端子和扫描线端子的刻孔部位的上方。

所述的刻孔阻挡层为连续型图案或者间断型图案。

连续型图案的刻孔阻挡层的宽度不小于数据线端子和扫描线端子的宽度。

间断型图案的刻孔阻挡层的宽度不小于任一个数据线端子和扫描线端子的宽度。

所述的刻孔阻挡层与数据线端子和扫描线端子的刻孔部位的孔边缘相交。

一种阵列基板的制造方法，其特征在于：该制造方法包括步骤如下：

（a）、在衬底基板上形成第一金属层，由第一金属层形成扫描线、栅极、以及数据线端子、扫描线端子；

（b）、在第一金属层上沉积栅极绝缘层；

（c）、在栅极绝缘层上沉积半导体有源层；