[发明专利]半导体集成电路器件

权利要求书

1.一种半导体集成电路器件，其特征在于，具有：

主电路，其包含第1沟道型的第1MISFET、与所述第1沟道型不同的第2沟道型的第2MISFET、和与所述第2MISFET串联连接的所述第2沟道型的第3MISFET；以及

控制电路，其以向所述第1MISFET施加第1基板偏压电压、向所述第2MISFET及所述第3MISFET施加第2基板偏压电压的方式进行控制，

所述控制电路具有：

具有第1反相电路的第1延迟电路，该第1反相电路包含所述第1沟道型的第4MISFET；

第1电流监控电路，其包含所述第1沟道型的第5MISFET、所述第2沟道型的第6MISFET、和与所述第6MISFET串联连接的所述第2沟道型的第7MISFET，该第1电流监控电路对在所述第5MISFET中流动的第1电流、和在所述第6MISFET及所述第7MISFET中流动的第2电流进行监控；以及

电压产生电路，其产生所述第1基板偏压电压和所述第2基板偏压电压，

所述控制电路，

使通过所述电压产生电路产生所述第1基板偏压电压并施加于所述第4MISFET，

基于将所述第1基板偏压电压施加于所述第4MISFET的状态下的所述第1延迟电路的第1延迟时间，来确定所述第1基板偏压电压的第1电压值，

使通过所述电压产生电路产生被设定成所述第1电压值的所述第1基板偏压电压并施加于所述第5MISFET，

通过所述第1电流监控电路获取在施加有被设定成所述第1电压值的所述第1基板偏压电压的状态下在所述第5MISFET中流动的所述第1电流，

使通过所述电压产生电路产生所述第2基板偏压电压并施加于所述第6MISFET及所述第7MISFET，

通过所述第1电流监控电路获取在施加有所述第2基板偏压电压的状态下在所述第6MISFET及所述第7MISFET中流动的所述第2电流，

基于所获取的所述第1电流及所获取的所述第2电流来确定所述第2基板偏压电压的第2电压值，

以通过所述电压产生电路产生被设定成所述第1电压值的所述第1基板偏压电压并施加于所述第1MISFET、且通过所述电压产生电路产生被设定成所述第2电压值的所述第2基板偏压电压并施加于所述第2MISFET及所述第3MISFET的方式进行控制。

2.如权利要求1所述的半导体集成电路器件，其特征在于，

所述控制电路以使所述第1延迟时间成为与所述主电路的第2延迟时间的第1目标时间不同的第2目标时间的方式来确定所述第1电压值，且以使第1计算值成为根据所述第1目标时间而设定的第1设定值的方式来确定所述第2电压值，其中，所述第1计算值根据所获取的所述第1电流及所获取的所述第2电流各自的倒数之和而计算出。

3.如权利要求1所述的半导体集成电路器件，其特征在于，

所述第1沟道型为p沟道型，

所述第2沟道型为n沟道型，

所述主电路具有NAND电路，

所述NAND电路包含所述第1MISFET、所述第2MISFET、所述第3MISFET、和与所述第1MISFET并联连接的p沟道型的第8MISFET。

4.如权利要求3所述的半导体集成电路器件，其特征在于，

所述第5MISFET的源电极与电源连接，

所述第5MISFET的漏电极接地，

所述第6MISFET的漏电极与所述电源连接，

所述第6MISFET的源电极与所述第7MISFET的漏电极连接，

所述第7MISFET的源电极接地。