[发明专利]半导体集成电路器件

说明书

本发明公开一种半导体集成电路器件，能够提高半导体集成电路器件的性能。作为电流监控电路，半导体集成电路器件具有由n沟道型的MISFET相互串联连接而成的电路。基于向p型的沟道型的MISFET施加基板偏压的状态下的速度监控电路的延迟时间，来确定向p沟道型的MISFET施加的基板偏压(Vbp)的电压值(Vbp1)。接下来，在将基板偏压(Vbp1)施加于电流监控电路的p沟道型的MISFET、且将基板偏压(Vbn)施加于电流监控电路的n沟道型的MISFET的状态下，基于在n沟道型的MISFET中流动的电流，来确定向n沟道型的MISFET施加的基板偏压(Vbn)的电压值(Vbn1)。

技术领域

本发明涉及半导体集成电路器件，例如，能够适合利用于具有形成在半导体衬底上的半导体元件的半导体集成电路器件。

背景技术

随着LSI(Large Scale Integrated circuit)等半导体集成电路器件所包含的半导体元件的精微化，MISFET(Metal Insulator Semiconductor Field EffectTransistor)等场效应晶体管的阈值电压等、半导体元件的特性的偏差增大。作为用于补偿这样的半导体元件的特性偏差的技术，存在向半导体衬底施加基板偏压的技术。通过向形成有MISFET的半导体衬底施加基板偏压，能够控制MISFET的阈值电压来补偿阈值电压的偏差。

在日本特开2001-156261号公报(专利文献1)中公开有如下技术：相对于由MISFET构成的主电路具有速度监控电路及基板偏压控制电路，以使与动作速度对应地设定的速度信号和与动作速度对应的速度检测信号一致的方式来生成基板偏压。

在日本特开平8-274620号公报(专利文献2)中公开有如下技术：将基板偏压依存型的振荡电路的基板偏压与主电路的基板偏压共用化，并根据动作模式来控制构成主电路的MISFET的阈值电压。

在日本特开2009-44220号公报(专利文献3)中公开有如下技术：通过向MISFET的背栅施加基板偏压，控制阈值电压来补偿MISFET的阈值电压的偏差。

在日本特开2009-64860号公报(专利文献4)中公开有如下技术：在SOI(SiliconOn Insulator)基板的主面上形成有MISFET，通过向MISFET下的支承基板施加基板偏压来控制阈值电压。

现有技术文献

专利文献

专利文献1：日本特开2001-156261号公报

专利文献2：日本特开平8-274620号公报

专利文献3：日本特开2009-44220号公报

专利文献4：日本特开2009-64860号公报

发明内容

作为MISFET的阈值电压的偏差的补偿方法，考虑到如下方法：以使形成在半导体集成电路器件内的复制(replica)电路的延迟时间成为目标时间的方式，来确定向复制电路施加的基板偏压的电压值，并将被设定成该电压值的基板偏压施加于主电路来控制阈值电压。但是，在半导体集成电路器件内形成复制电路意味着，半导体集成电路器件的面积增加与复制电路的形成面积相应的量，因此，从使半导体集成电路器件小型化的观点出发，存在缺陷。

另一方面，作为阈值电压的偏差的补偿方法，考虑到如下方法：在半导体集成电路器件内形成例如环形振荡器(ring oscillator)电路等延迟电路，以使所形成的延迟电路的延迟时间成为目标时间的方式，来确定向延迟电路施加的基板偏压的电压值，并将被设定成该电压值的基板偏压施加于主电路来控制阈值电压。