[发明专利]一种基于VLIW类型处理器的访存系统

权利要求书

1.一种基于VLIW类型处理器的访存系统，其特征在于，包括：

数据存储器(10)，具有多个数据通道，多个数据通道并行访问数据存储器(10)；

指令存储器(20)，具有写端口和读端口，写端口优先级高于读端口；

处理器，包括处理器核(30)、直接访存控制器(40)、调试模块(50)和仲裁器(60)，所述处理器核(30)中包括取指部件、第一访存部件和第二访存部件，所述取指部件与读端口连接，从指令存储器(20)获取指令，所述第一访存部件直接通过数据通道与数据存储器(10)连接，所述第二访存部件、直接访存控制器(40)和调试模块(50)与仲裁器(60)连接，所述处理器核(30)内的其他访存部件通过总线(70)与仲裁器(60)连接，所述仲裁器(60)通过数据通道与数据存储器(10)连接，所述直接访存控制器(40)与写端口连接，向指令存储器(20)写入指令；

所述指令存储器(20)由n个单端口存储器构成，每个单端口存储器的位宽等于指令字长，所述直接访存控制器(40)通过写端口一次性写入n条指令，所述取指部件通过读端口一次性获取n条指令，n>0；

所述仲裁器(60)仲裁时，各个访存部件的优先级高低顺序为：处理器核(30)中第二访存部件>直接访存控制器(40)>总线>调试模块(50)。

2.根据权利要求1所述的一种基于VLIW类型处理器的访存系统，其特征在于，所述数据存储器(10)由多块子存储器构成，各数据通道访问子存储器时，首先进行通道冲突检测，每次至多只有一个数据通道访问同一块子存储器。

3.根据权利要求2所述的一种基于VLIW类型处理器的访存系统，其特征在于，所述数据存储器(10)具有四个数据通道，分别为第一数据加载通道Load0、第二数据加载通道Load1、第一数据存入通道Store0和第二数据存入通道Store1，所述四个数据通道并行访问数据存储器，所述Load0和Store0与处理器核(30)中的第一访存部件连接，所述的Load1和Store1与仲裁器(60)连接。

4.根据权利要求3所述的一种基于VLIW类型处理器的访存系统，其特征在于，所述数据存储器(10)的四个数据通道的优先级高低关系依次为：Load0>Load1>Store0>Store1，所述通道冲突检测中，检测到多个数据通道访问同一块子存储器时，允许优先级高的通道访问，向优先级低的通道发出“重试”信号，具体为：

(a)检测Load0和Load1是否冲突，如果冲突则不允许Load1访问数据存储器；

(b)检测Load0和Store0是否冲突，如果冲突则不允许Store0访问数据存储器；

(c)检测Load0和Store1是否冲突，如果冲突则不允许Store1访问数据存储器；

(d)检测Load1和Store0是否冲突，如果冲突则不允许Store0访问数据存储器；

(e)检测Load1和Store1是否冲突，如果冲突则不允许Store1访问数据存储器；

(f)检测Store0和Store1是否冲突，如果冲突则不允许Store1访问数据存储器；

(g)不允许访问数据存储器的通道下个时钟周期重新发起访问请求，其余通道正常访问数据存储器。

5.根据权利要求4所述的一种基于VLIW类型处理器的访存系统，其特征在于，每个所述数据通道具有四种访问模式：8位、16位、32位和128位，由每个通道的控制信号sel控制，具体为：

所述控制信号sel等于“00”表示读出或者写入8位数据；sel等于“01”表示读出或者写入16位数据；sel等于“10”表示读出或者写入32位数据；sel等于“11”表示读出或者写入128位数据。