[发明专利]一种基于PCIE数据传输的存储系统设计方法有效
申请号: | 201410246211.3 | 申请日: | 2014-06-05 |
公开(公告)号: | CN103984646B | 公开(公告)日: | 2018-01-02 |
发明(设计)人: | 刘涛;刘士豪 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08;G06F3/06 |
代理公司: | 济南信达专利事务所有限公司37100 | 代理人: | 姜明 |
地址: | 250101 山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 pcie 数据传输 存储系统 设计 方法 | ||
技术领域
本发明涉及计算机通信领域,具体地说是一种基于PCIE数据传输的存储系统设计方法。
背景技术
当今的服务器存储系统对传输性能的设计要求越来越高,存储系统作为数据的存取中枢,承担着系统运算数据读取与提供数据服务的功能,服务器存储系统的传输性能即单位时间内的读写数据量体现整个系统的对外数据服务能力,用户不断的将数据写入存储系统,又源源不断的将数据从存储系统中取出,目前服务器系统的存储系统设计只能尽可能满足主流硬盘读写速度的规格需求,当用户需要大量高速即时数据时,存储系统的传输性能瓶颈问题随之而来,这就需要从根本上加快存储子系统的高性能更新设计。
当前服务器存储系统对于数据的高速存储需求、存储系统单位时间内的读写数据量,已逐渐成为影响服务器存储的运算性能关键因素。当前的通常做法是采用SAS控制器连接硬盘的方式,即PCIE首先转变为SAS协议,然后再连接到SAS硬盘上去,由于SAS的传输速度及PCIE到SAS协议的转换均需要时间延迟,导致存储系统的数据读写性能受到极大影响,该方式存在CPU与硬盘之间的SAS协议转换,传输效率不高。这种存数数据的传输方式,无法实现数据的高速传输需求;随着对服务器系统数据高速传输要求不断增加,为了保证服务器系统的稳定运行,在实际操作运行过程中,实现存储系统的高速可控设计尤为重要,并成为决定服务器存储系统性能的关键要素之一。
发明内容
针对当前服务器存储系统传输设计过程中遇到的上述问题,本发明提出了一种基于PCIE数据传输的存储系统设计方法。
本发明所述一种基于PCIE数据传输的存储系统设计方法,解决上述技术问题采用的技术方案如下:该基于PCIE数据传输的存储系统设计方法,结合协议解码、协议转换等关键电气因素,通过深入分析,实现了当前服务器存储系统在高速数据的读写过程中高速传输、低延迟的需求;该基于PCIE数据传输的存储系统设计方法的主要内容包括:
①将每个服务器主板的CPU PCIE2.0接口引出,作为数据交换通道使用,每16个PCIE通道作为一组,16个传输通道的信号作为一个物理地址端口使用;
②将每一个物理地址端口对应的16个PCIE传输通道信号进行四路分支,并采用四个虚拟地址与分支对应,即每4个PCIE传输通道信号对应一个虚拟地址,形成虚拟PCIE地址通道;
③将虚拟PCIE地址通道连接至存储FLASH控制器的输入端,存储FLASH控制器接受PCIE的虚拟地址,并将地址保存,建立与虚拟通道对应的点对点传输路径;
④存储FLASH控制器将PCIE协议直接进行解码,并将数据直接分配存储到FLASH颗粒中;读取操作时,存储FLASH控制器将FLASH中的数据进行PCIE编码,并将数据直接放到虚拟PCIE地址通道中,实现整个PCIE链路的数据传输。
本发明所述一种基于PCIE数据传输的存储系统设计方法具有的有益效果:
本发明所述基于PCIE数据传输的存储系统设计方法,解决了当前服务器存储系统在高速数据的读写过程中,无法实现数据的高速传输、低延迟需求的问题;保证了服务器存储系统的高效率、低成本,提高了服务器存储系统可靠性、稳定性,对于服务器存储系统的高性能提升具有重要的意义。
附图说明
附图1为基于PCIE数据传输的存储系统设计方法的实施流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的一种基于PCIE数据传输的存储系统设计方法进行详细说明。
本发明所述基于PCIE数据传输的存储系统设计方法,结合协议解码、协议转换等关键电气因素,通过深入分析,实现了当前服务器存储系统在高速数据的读写过程中高速传输、低延迟的需求,该基于PCIE数据传输的存储系统设计方法的主要内容包括:
①将每个服务器主板的CPU PCIE2.0接口引出,作为数据交换通道使用,每16个PCIE通道作为一组,16个传输通道的信号作为一个物理地址端口使用;
②将每一个物理地址端口对应的16个PCIE传输通道信号进行四路分支,并采用四个虚拟地址与分支对应,即每4个PCIE传输通道信号对应一个虚拟地址,形成虚拟PCIE地址通道;
③将虚拟PCIE地址通道连接至存储FLASH控制器的输入端,存储FLASH控制器接受PCIE的虚拟地址,并将地址保存,建立与虚拟通道对应的点对点传输路径;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410246211.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种空调优化控制系统
- 下一篇:带反射式安全光幕的开炼机控制系统