[发明专利]一种MOS晶体管轻掺杂漏区的形成方法在审
申请号: | 201410247195.X | 申请日: | 2014-06-05 |
公开(公告)号: | CN105185710A | 公开(公告)日: | 2015-12-23 |
发明(设计)人: | 马万里 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;黄灿 |
地址: | 100871 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 mos 晶体管 掺杂 形成 方法 | ||
1.一种MOS晶体管轻掺杂漏区的形成方法,其特征在于,包括:
在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层;
在所述氮化硅层或二氧化硅层上涂光刻胶,经过曝光和显影后形成光刻胶图形;
以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入,形成源漏区;
腐蚀所述氮化硅层或二氧化硅层,并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入,形成轻掺杂漏区。
2.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述氮化硅层的生长温度为700至900℃之间,厚度为0.1至0.5um之间;所述二氧化硅层的生长温度为600至800℃之间,厚度为0.1至0.5um之间。
3.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述源漏区注入的离子为磷离子,剂量为1.0E15至1.0E16个/cm2,能量为100KEV至200KEV。
4.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述轻掺杂漏区注入离子是磷离子,剂量为1.0E13至5.0E14个/cm,能量为50KEV至150KEV。
5.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,腐蚀所述氮化硅层使用浓磷酸,腐蚀所述二氧化硅层使用氢氟酸。
6.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,形成所述轻掺杂漏区后还包括:
将所述MOS晶体管进行去除光刻胶处理,并清洗。
7.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,形成多晶硅栅极的步骤具体包括:
在MOS晶体管的场区形成场氧化层;
在MOS晶体管的有源区形成栅氧化层;
在所述栅氧化层上形成多晶硅层;
在所述多晶硅层上涂光刻胶,并对所述多晶硅层进行曝光和显影,以显影后的光刻胶图形为掩膜,刻蚀多晶硅,形成多晶硅栅极;
对所述MOS晶体管进行去除光刻胶处理,并清洗。
8.根据权利要求7所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述栅氧化层的生长温度为900℃至1100℃之间,所述栅氧化层的厚度为0.01um至0.20um之间。
9.根据权利要求7所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述多晶硅层的生长温度为500℃至700℃之间,所述多晶硅层的厚度为0.1um至0.8um之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410247195.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造