[发明专利]一种MOS晶体管轻掺杂漏区的形成方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术领域，特别涉及一种MOS晶体管轻掺杂漏区的形成方法。

背景技术

半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。

金属-氧化物-半导体场效应晶体管(MOSFET，通常简称为MOS晶体管)，当工作在饱和区时其部分沟道被夹断，流过夹断区的载流子被大电场加快到很高的速度，形成所谓的热载流子；一些热载流子与晶格发生撞击后弹出沟道，其中一部分进入衬底形成衬底电流，另一部分进入栅氧化层；如果MOS晶体管继续工作，热载流子会引起其阈值电压逐渐偏移；这就是MOS晶体管的热载流子效应。

对于短沟道晶体管，尤其容易受热载流子的影响。对于特征尺寸小于或等于1.2微米的集成电路(包括CMOS、BiCMOS和BCD集成电路，这些集成电路由N型MOS晶体管(NMOS晶体管)、P型MOS晶体管(PMOS晶体管)和其它半导体元件组成)，其最小沟道长度小于或等于1.2微米，容易受热载流子效应的影响，通常都采用轻掺杂漏区(LDD)结构避免这一问题。

在MOS晶体管的制造中，轻掺杂漏极(LDD，Light-DopedDrain)的形成，通常情况是利用侧墙前的光刻、注入来完成，后续的源漏极的制作，需要再进行一次光刻和注入，但现有技术中MOS晶体管轻掺杂漏极的制造方法工艺步骤繁琐。

发明内容

本发明的目的在于提供一种MOS晶体管轻掺杂漏区的形成方法，优化了制作工艺，提高了工作效率，节约了成本。

为了达到上述目的，本发明实施例提供一种MOS晶体管轻掺杂漏区的形成方法，包括：

在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层；

在所述氮化硅层或二氧化硅层上涂光刻胶，经过曝光和显影后形成光刻胶图形；

以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入，形成源漏区；

腐蚀所述氮化硅层或二氧化硅层，并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入，形成轻掺杂漏区。

其中，所述氮化硅层的生长温度为700至900℃之间，厚度为0.1至0.5um之间；所述二氧化硅层的生长温度为600至800℃之间，厚度为0.1至0.5um之间。

其中，所述源漏区注入的离子为磷离子，剂量为1.0E¹⁵至1.0E¹⁶个/cm2，能量为100KEV至200KEV。

其中，所述轻掺杂漏区注入离子是磷离子，剂量为1.0E¹³至5.0E¹⁴个/cm，能量为50KEV至150KEV。

其中，腐蚀所述氮化硅层使用浓磷酸，腐蚀所述二氧化硅层使用氢氟酸。

其中，形成所述轻掺杂漏区后还包括：

将所述MOS晶体管进行去除光刻胶处理，并清洗。

其中，形成多晶硅栅极的步骤具体包括：

在MOS晶体管的场区形成场氧化层；

在MOS晶体管的有源区形成栅氧化层；

在所述栅氧化层上形成多晶硅层；

在所述多晶硅层上涂光刻胶，并对所述多晶硅层进行曝光和显影，以显影后的光刻胶图形为掩膜，刻蚀多晶硅，形成多晶硅栅极；

对所述MOS晶体管进行去除光刻胶处理，并清洗。

其中，所述栅氧化层的生长温度为900℃至1100℃之间，所述栅氧化层的厚度为0.01um至0.20um之间。

其中，所述多晶硅层的生长温度为500℃至700℃之间，所述多晶硅层的厚度为0.1um至0.8um之间。

本发明的上述技术方案至少具有如下有益效果：

本发明实施例的MOS晶体管轻掺杂漏区的形成方法中，通过对工艺流程的优化，先生长氮化硅层(或二氧化硅层)形成侧墙，然后进行源漏极的光刻、离子注入，形成源漏极；再去除氮化硅(或二氧化硅层)，进行轻掺杂漏极的制作，省去了一层光刻，提高了工作效率，节约了成本。

附图说明

图1表示本发明实施例的MOS晶体管轻掺杂漏区的形成方法的基本步骤示意图；

图2表示本发明实施例的MOS晶体管的多晶硅栅极的形成步骤示意图；

图3表示本发明实施例的MOS晶体管的场氧化层的结构示意图；