[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种存储器及其制造方法。

背景技术

半导体结构包括存储装置被使用于许多产品之中，例如MP3播放器、数码相机、计算机档案等等的储存元件中。随着应用的增加，对于存储装置的需求也趋向较小的尺寸、较大的存储容量。因应这种需求，是需要制造高元件密度的存储装置。

由于装置临界尺寸已经降低到技术的极限，因此设计者们开发一种提高存储装置密度的方法是使用三维叠层存储装置，藉以达成更高的存储容量，同时降低每一位的成本。然而，存储器在编程与擦除步骤中，存储器窗口容易因为不良的电场分布而降低。

发明内容

根据一实施例，公开一种半导体结构，其包括一第一电极层、一第二电极层与一介电层。介电层配置在第一电极层与第二电极层之间。第二电极层的宽度是往远离介电层的方向变大。

根据另一实施例，公开一种半导体结构，其包括一第一电极层、一第二电极层与一介电层。介电层配置在第一电极层与第二电极层之间。第二电极层的掺杂质浓度是往接近介电层的方向变低。

根据又另一实施例，公开一种半导体结构的制造方法，其包括以下步骤：形成一第一电极层；形成一介电层于第一电极层上；形成一第一电极材料于介电层上；形成一第二电极材料于第一电极材料上；进行一热步骤以将第二电极材料的掺杂质扩散至第一电极材料中；进行一刻蚀步骤以同时移除部分的第一电极材料与第二电极材料；刻蚀步骤对于第一电极材料的刻蚀速率高于对于第二电极材料的刻蚀速率；第一电极材料与第二电极材料留下的部分是形成一第二电极层。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A绘示根据一实施例的半导体结构的平面图。

图1B绘示图1A的半导体结构的部分放大图。

图2绘示根据一实施例的半导体结构的剖面图。

图3绘示根据一实施例的半导体结构的平面图。

图4绘示根据一实施例的半导体结构的平面图。

图5A至图5C绘制根据一实施例的半导体结构的制造方法。

图6绘示根据一实施例的半导体结构的平面图。

图7绘示比较例的半导体结构的平面图。

图8绘示比较例的半导体结构的平面图。

图9为半导体结构的电性分析图。

图10为半导体结构的电性分析图。

图11为半导体结构的电性分析图。

【符号说明】

102： 第一电极层

104、304、404、804： 第二电极层

106、606： 介电层

108、708： 第一电极部分

110、710： 第二电极部分

112、312、412： 第一侧边

114、314、414： 第二侧边

116、316、416： 第三侧边

218： 叠层结构

220： 介电条纹

522： 电极材料

524： 第一电极材料

526： 第二电极材料

628： 氮化物层

630、632： 氧化物层

θ1、θ2： 角度

H1、H2、H3、H4、H5、H6、H7： 宽度

具体实施方式

图1A绘示根据一实施例的半导体结构的平面图。图1B绘示图1A的半导体结构的部分放大图。半导体结构包括第一电极层102、第二电极层104、以及配置在第一电极层102与第二电极层104之间的介电层106。第一电极层102与第二电极层104可包括多晶硅、金属等合适的导电材料。介电层106可包括氧化物、氮化物，例如氧化硅、氮化硅或氮氧化硅，或其他合适的介电材料，例如高介电常数(high-k)材料。介电层106并不限于单一层结构，亦可适当地使用多层介电结构，例如氧化物-氮化物-氧化物(ONO)结构。举例来说，电荷捕捉材料可例如使用具有分立区域的缺陷(Discrete Trap)的纳米结晶(nano-crystal)高介电常数材料。