[发明专利]一种半导体器件及其制作方法和电子装置

说明书

技术领域

本发明涉及半导体存储技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。

背景技术

随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。SRAM(Static Random Access Memory，静态随机存取存储器)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。

基础SRAM存储单元一般包括六个晶体管：2个上拉晶体管PU(Pull-up transistor)、2个下拉晶体管PD(Pull-down transistor)、2个传输晶体管PG(Pass-gate transistor)。在SRAM存储单元的设计过程中，通常要保证足够大的β比率(Ipd/Ipg电流比)，以获得足够高的静态噪声容限(static-noise margin，SNM)，同时要求γ比率(Ipg/Ipu电流比)足够大，以获得良好的可写性(writability)。因此，对传输晶体管性能的不同要求，造成SRAM单元的可写性与读取稳定性之间的冲突。而这种冲突一直以来是传统6T SRAM存储单元设计的瓶颈。

因此，有必要提出一种新的技术方案，以改善SRAM存储单元的可写性和读取稳定性。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；

对每个存储单元中的两个所述传输门晶体管进行非对称口袋离子注入。

进一步，所述非对称口袋离子注入通过小角度倾斜离子注入和大角度倾斜离子注入结合来实现。

进一步，在进行所述大角度倾斜离子注入时，通过利用两个所述传输门晶体管的相邻栅极的遮蔽效应，只对两个所述传输门晶体管的相邻栅极外侧的所述半导体衬底区域进行注入，不对所述相邻栅极中间的所述半导体衬底区域进行注入。

进一步，在进行所述小角度倾斜离子注入时，可以实现对两个所述传输门晶体管栅极外侧和相邻两个所述传输门晶体管栅极中间的所述半导体衬底区域的口袋注入。

进一步，在靠近所述传输门晶体管的源区形成了具有高掺杂的口袋区，靠近漏区形成了具有低掺杂的口袋区。

进一步，所述非对称口袋离子注入采用N型杂质作为注入源。

进一步，所述N型杂质为P或As。

进一步，在进行所述非对称口袋离子注入的步骤之前，还包括形成覆盖每个所述存储单元中的两个所述上拉晶体管的掩膜的步骤。

进一步，所述半导体器件为静态随机存取存储器。

本发明还提供一种半导体器件，所述半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，在每个所述存储单元中，所述两个传输门晶体管具有不同掺杂浓度的非对称口袋区。

进一步，位于相邻两个所述传输门晶体管栅极之间的口袋区为高掺杂口袋区，位于两个所述传输门晶体管外侧的口袋区为高掺杂口袋区。

进一步，所述半导体器件为静态随机存取存储器。

本发明另外还提供一种电子装置，包括上述的半导体器件。

综上所述，根据本发明的制作方法，通过对传输门晶体管实施非对称口袋注入，使传输门晶体管在进行读操作时具有低的饱和电流Idsat，同时在进行写操作时具有高的饱和电流Idsat，进而提高了SRAM存储单元的可写性和读取稳定性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为现有的一种6T SRAM存储单元的读操作电路图；

图1B为现有的一种6T SRAM存储单元的写操作电路图；

图2为现有技术对SRAM存储单元的下拉晶体管和传输门晶体管进行口袋注入的俯视图；

图3A为根据本发明实施例一形成的多个存储单元的俯视图；

图3B为根据图3A中椭圆形区域内的两个传输门晶体管的剖面示意图；

图4为根据本发明实施例一中的方法依次实施步骤的流程图；

图5A为根据本发明实施例一的方法形成的一个存储单元的电路图；