[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一层叠结构，其包括彼此交替形成的第一导电层和第一绝缘层；

第一半导体图案，其穿通所述第一层叠结构；

耦接图案，其与所述第一半导体图案耦接；

缝隙，其穿通所述第一层叠结构和所述耦接图案，其中，所述耦接图案包括：水平部分，其与所述第一半导体图案的下部耦接；以及竖直部分，其从所述水平部分突出，并且包围所述第一半导体图案的侧壁；以及

多层电介质层，其包围所述第一半导体图案的侧壁并且具有与所述竖直部分大体相同的厚度。

2.如权利要求1所述的半导体器件，其中，每个竖直部分以一致的高度包围每个第一半导体图案。

3.如权利要求1所述的半导体器件，其中，每个竖直部分以不一致的高度包围每个第一半导体图案。

4.如权利要求1所述的半导体器件，其中，所述耦接图案大体上导电。

5.如权利要求1所述的半导体器件，还包括多层电介质层，其包围所述第一半导体图案的侧壁。

6.如权利要求5所述的半导体器件，其中，所述耦接图案的厚度小于所述多层电介质层的厚度的两倍。

7.如权利要求5所述的半导体器件，其中，每个多层电介质层包括：隧道绝缘层、数据储存层和电荷阻挡层。

8.如权利要求7所述的半导体器件，其中，所述耦接图案的厚度大于所述电荷阻挡层和所述数据储存层的厚度之和的两倍，且小于所述电荷阻挡层、所述数据储存层和所述隧道绝缘层的厚度之和的两倍。

9.如权利要求7所述的半导体器件，其中，所述耦接图案的厚度大于所述电荷阻挡层的厚度的两倍，且小于所述电荷阻挡层和所述数据储存层的厚度之和的两倍。

10.如权利要求7所述的半导体器件，其中，所述隧道绝缘层、所述数据储存层和所述电荷阻挡层的顶表面具有不同的高度，以及

其中，每个第一半导体图案包括：

绝缘层，其穿通所述第一层叠结构；

半导体插塞，其形成在所述绝缘层上；以及

半导体层，其包围所述绝缘层的侧壁且穿通所述半导体插塞。

11.如权利要求1所述的半导体器件，还包括外围电路，其位于所述第一层叠结构之下。

12.如权利要求1所述的半导体器件，还包括：

第二层叠结构，其位于所述第一层叠结构之下，并且包括彼此交替形成的第二导电层和第二绝缘层；以及

第二半导体图案，其穿通所述第二层叠结构，并且经由所述耦接图案与所述第一半导体图案耦接。

13.如权利要求12所述的半导体器件，其中，所述第一半导体图案、所述耦接图案和所述第二半导体图案是沟道层。

14.如权利要求12所述的半导体器件，还包括：

第三半导体图案，其将所述第二半导体图案中的至少两个耦接；以及

第三半导体层，其包围所述第三半导体图案。

15.如权利要求12所述的半导体器件，其中，每个第二半导体图案包括形成在其顶表面中的凹槽，以及

其中，所述凹槽用所述耦接图案来填充。

16.一种半导体器件，包括：

第一层叠结构，其包括彼此交替形成的第一导电层和第一绝缘层；

第一半导体图案，其穿通所述第一层叠结构；

耦接图案，其与所述第一半导体图案耦接；

缝隙，其穿通所述第一层叠结构和所述耦接图案；以及

保护层，其与所述耦接图案的顶表面接触，并且包括与所述耦接图案不同的材料。