[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括：第一层叠结构，其具有彼此交替形成的第一导电层和第一绝缘层；第一半导体图案，其穿通第一层叠结构；耦接图案，其与第一半导体图案耦接；以及缝隙，其穿通第一层叠结构和耦接图案。

相关申请的交叉引用

本申请要求2013年12月9日提交的申请号为10-2013-0152591的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种示例性实施例总体而言涉及一种电子器件及其制造方法，更具体而言，涉及一种半导体器件及其制造方法。

背景技术

非易失性存储器件即使在断电时也能保留储存的数据。存储器单元以单层制造在硅衬底之上的二维存储器件在增加其集成度上已达到物理极限。因此，已经提出了存储器单元沿着竖直方向层叠在硅衬底之上的三维(3D)非易失性存储器件。

在现有的三维非易失性存储器中，可以通过交替地层叠导电层和绝缘层、以及通过形成穿通层叠结构的沟道层来形成层叠结构，使得可以同时形成多个存储器单元。然而，随着层叠结构的高度增加，制造工艺难度增加。另外，沟道长度增加可导致单元电流降低。

发明内容

本发明的示例性实施例针对一种具有改善的特性的半导体器件及其制造方法。

根据本发明的一个实施例的半导体器件可以包括：第一层叠结构：其具有彼此交替形成的第一导电层和第一绝缘层；第一半导体图案，其穿通第一层叠结构；耦接图案，其与第一半导体图案耦接；以及缝隙，其穿通第一层叠结构和耦接图案。

根据本发明的一个实施例的半导体器件可以包括：第一层叠结构，其具有彼此交替形成的第一栅电极和第一绝缘层；第二层叠结构，其位于第一层叠结构之下并且包括彼此交替形成的第二栅电极和第二绝缘层；第一沟道层，其穿通第一层叠结构；第二沟道层，其穿通第二层叠结构；耦接图案，其包括与第一沟道层的下部和第二沟道层的上部耦接的水平部分，以及从水平部分突出并且包围第一沟道层的侧壁的竖直部分；以及缝隙，其穿通第一层叠结构、第二层叠结构、以及耦接图案的水平部分。

根据本发明的一个实施例的制造半导体器件的方法可以包括以下步骤：形成牺牲图案；在牺牲图案之上形成第一层叠结构，其中，第一层叠结构包括彼此交替形成的第一材料层和第二材料层；形成穿通第一层叠结构的第一开口；经由第一开口去除牺牲图案以形成第二开口；在第一开口和第二开口中形成多层电介质层以填充第二开口；以及在第一开口中形成第一半导体图案。

附图说明

图1A至图1C是说明根据本发明的一个实施例的半导体器件的截面图；

图2是说明参照图1A至图1C所述的半导体器件的布局图；

图3A至图3F是说明根据本发明的一个实施例的半导体器件的截面图；

图4A至图4D是说明参照图3A至图3F所述的半导体器件的布局图；

图5A至图5E是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图6A至图6E是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图7A至图7D是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图8A至图8D是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图9A至图9D是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图10A至图10D是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；

图11是说明根据本发明的一个实施例的存储系统的框图；