[发明专利]脉冲合成电路

权利要求书

1.一种脉冲合成电路，所述脉冲合成电路用于合成第一一比特数字信号和第二一比特数字信号以生成三值信号，所述脉冲合成电路包括逻辑电路，所述逻辑电路在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出第一电势，在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出小于所述第一电势的第二电势，并且在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时或者所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时输出处于所述第一电势与所述第二电势之间的第三电势，

所述逻辑电路包括逻辑门组和开关组，

所述开关组包括

连接到所述第一电势的第一开关，

连接到所述第二电势，与所述第一开关串联连接的第二开关，和

连接到所述第三电势，并且与所述第一开关与所述第二开关的连接节点连接的第三开关，并且

所述逻辑门组在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出用于接通所述第一开关、断开所述第二开关和所述第三开关的控制信号，在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出用于接通所述第二开关、断开所述第一开关和所述第三开关的控制信号，并且在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时或者在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时输出用于断开所述第一开关和所述第二开关、接通所述第三开关的控制信号。

2.根据权利要求1所述的脉冲合成电路，其中

所述第一开关是第一三态缓冲器，所述第一三态缓冲器的输入端子连接到所述第一电势，

所述第二开关是第二三态缓冲器，所述第二三态缓冲器的输入端子连接到所述第二电势，

所述第三开关是模拟开关，所述模拟开关的输入端子连接到所述第三电势，

所述第一开关、所述第二开关和所述第三开关的输出端子被连接在一起，并且所述逻辑门组包括

第一NOR门，被输入所述第一一比特数字信号的反转信号和所述第二一比特数字信号，并且执行逻辑运算以将信号输出到所述第一开关的控制端子；

第二NOR门，被输入所述第二一比特数字信号的反转信号和所述第一一比特数字信号，并且执行逻辑运算以将信号输出到所述第二开关的控制端子；以及

第三NOR门，被输入来自所述第一NOR门的控制信号和来自所述第二NOR门的控制信号，并且执行逻辑运算，以将所述控制信号输出到所述第三开关。

3.一种脉冲合成电路，所述脉冲合成电路用于合成第一一比特数字信号和第二一比特数字信号以生成三值信号，所述脉冲合成电路包括逻辑电路，所述逻辑电路在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出第一电势，在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出小于所述第一电势的第二电势，并且在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时或者所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时输出处于所述第一电势与所述第二电势之间的第三电势，

所述逻辑电路包括逻辑门组和开关组，

所述开关组包括

连接到所述第一电势的第一开关，

连接到所述第二电势，与所述第一开关串联连接的第二开关，和

连接到所述第三电势，并且与所述第一开关与所述第二开关的连接节点连接的第三开关，并且

所述逻辑门组在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出用于接通所述第一开关、断开所述第二开关和所述第三开关的控制信号，在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出用于接通所述第二开关、断开所述第一开关和所述第三开关的控制信号，并且在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时或者在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时输出用于断开所述第一开关和所述第二开关、接通所述第三开关的控制信号。