[发明专利]脉冲合成电路

说明书

本发明提供了一种脉冲合成电路。该电路具有通用性，并且对一比特数字信号合成以生成三值信号。脉冲合成电路合成来自两个DFF的一比特数字信号以生成三值信号。脉冲合成电路具有第一NOR门、第二NOR门、第三NOR门和三个开关。第一开关连接到第一电势，第二开关连接到第二电势，并且第三开关连接到第三电势。根据来自两个DFF的信号的逻辑值来接通/关断第一至第三开关，并且第一电势、第二电势和第三电势中的任一个被设置为输出电势从而生成三值信号。

技术领域

本发明涉及一种脉冲合成电路。

背景技术

传统上，在开关放大器等等中使用Δ∑调制。Δ∑调制器具有积分器、量化器和量化误差反馈电路。

图9示出了Δ∑调制电路的基本构造。减法器16计算输入信号与反馈信号之间的差，并且积分器10对差信号进行积分。积分信号由量化器14量化并且被输出为例如1比特(＝二值)信号。量化误差被经由延迟装置12反馈。

JP 2007-312258A公开了一种Δ∑调制电路，其包括积分器组、加法器组、量化器和脉冲宽度舍入电路，并且进一步公开了信号被转换为与采样时钟同步的一比特信号以便于输出。另外，JP 2007-312258公开了使用D型触发器作为量化器。JP2012-527187W也公开了一种Δ∑调制电路。此外，JP H10-233634A公开了下述构造，其中从输入模拟信号获得的并且从Δ∑调制单元输出的量化输出信号被使得变为三值信号，并且正电压施加、施加关闭和负电压施加被根据该三值信号设置为切换控制信号，从而输出切换控制信号。

当执行脉冲合成以便于将进行了Δ∑调制的量化输出信号输出为三值信号时，JPH10-233634A基于下述前提，即，来自量化器的输出是多值(三值或更多)信号，并且因此，具有缺乏通用性的问题。

发明内容

本发明的目的在于提供一种电路，其能够利用具有优异的通用性的构造容易地合成并输出脉冲信号。

本发明提供了一种脉冲合成电路，其用于合成第一一比特数字信号和第二一比特数字信号以生成三值信号，该脉冲合成电路包括逻辑电路，所述逻辑电路在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出第一电势，在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出小于所述第一电势的第二电势，并且在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时或者所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时输出处于所述第一电势与所述第二电势之间的第三电势，所述逻辑电路包括逻辑门组和开关组，所述开关组包括连接到所述第一电势的第一开关，连接到所述第二电势，与所述第一开关串联连接的第二开关，和连接到所述第三电势，并且与所述第一开关与所述第二开关的连接节点连接的第三开关，并且所述逻辑门组在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为0时输出用于接通所述第一开关、断开所述第二开关和所述第三开关的控制信号，在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为1时输出用于接通所述第二开关、断开所述第一开关和所述第三开关的控制信号，并且在所述第一一比特数字信号的逻辑值为1并且所述第二一比特数字信号的逻辑值为1时或者在所述第一一比特数字信号的逻辑值为0并且所述第二一比特数字信号的逻辑值为0时输出用于断开所述第一开关和所述第二开关、接通所述第三开关的控制信号。

在本发明中，当两个一比特数字信号被合成时，在第一一比特数字信号的逻辑值1中输出第一电势并且在第二一比特数字信号的逻辑值1中输出第二电势，并且当两个逻辑值都为1或者当两个逻辑值都为0时，输出处于第一电势与第二电势之间的第三电势。因此，两个一比特数字信号被合成，从而能够输出具有三种电势(即，第一电势、第二电势和第三电势)的三值信号。在本发明中，来自量化器的输出可以是一比特数字信号，并且本发明没有基于输出是多值(三值或更多)信号的前提。