[发明专利]半导体及其制造方法有效
申请号: | 201410260734.3 | 申请日: | 2014-06-12 |
公开(公告)号: | CN104241207B | 公开(公告)日: | 2019-08-20 |
发明(设计)人: | 青木崇;是成贵弘 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/13 | 分类号: | H01L23/13;H01L29/06;H01L21/28 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 及其 制造 方法 | ||
1.一种半导体器件,包括:
有源单元区,形成在半导体衬底的表面之上,并且包括纵向晶体管;
外部栅极端子,形成在半导体衬底的表面上并且电连接到纵向晶体管的栅极;
漏极电极,形成在所述半导体衬底的表面之上,并且从所述半导体衬底的背面引出所述纵向晶体管的漏极;
多个外部漏极端子,形成在所述漏极电极之上并且电连接到漏极电极;
源极电极,形成在所述有源单元区之上,以便至少沿着所述外部漏极端子的外周的三个侧面与所述漏极电极相对,并连接到所述纵向晶体管的源极;以及
多个外部源极端子,形成在源极电极上并且电连接到源极电极;
其中,所述外部漏极端子,所述外部源极端子和所述外部栅极端子被设置成至少两行三列的焊盘布局,
其中所述多个漏极外部端子和多个外部源极端子被布置成彼此相邻,
其中所述外部漏极端子中的一个外部漏极端子被置于多个所述外部源极端子之间。
2.根据权利要求1所述的半导体器件,其中,
所述源极电极形成以包围所述漏极电极的整个外周。
3.根据权利要求1所述的半导体器件,还包括:
漏极接触区,形成在所述半导体的所述表面之上,并连接到所述纵向晶体管的所述漏极,
其中,所述外部漏极端子被形成在所述漏极接触区之上。
4.根据权利要求3所述的半导体器件,其中
所述有源单元区和所述漏极接触区至少沿三个侧面彼此相对。
5.根据权利要求3所述的半导体器件,其中
所述有源单元区的面积比所述漏极接触区的面积大。
6.根据权利要求5所述的半导体器件,其中
所述有源单元区和所述漏极接触区之间的面积比为约3:2。
7.根据权利要求1所述的半导体器件,其中
所述源极电极具有比所述漏极电极大的面积。
8.根据权利要求7所述的半导体器件,其中
所述源极电极和所述漏极电极之间的面积比为约3:2。
9.根据权利要求1所述的半导体器件,其中
包括所述外部漏极端子中的一个外部漏极端子的一列和包括所述外部源极端子中的一个外部源极端子的一列被交替布置。
10.根据权利要求1所述的半导体器件,其中,
其中多个所述外部漏极端子在其上形成的所述漏极电极由所述源极电极在所述外部漏极端子的外周隔开。
11.根据权利要求1所述的半导体器件,其中,
所述外部栅极端子、所述外部漏极端子、以及所述外部源极端子以这一顺序被布置在所述半导体衬底的所述表面之上的第一行中,并且
所述外部源极端子、所述外部漏极端子、以及所述外部源极端子以这一顺序被布置在所述半导体衬底的所述表面之上的第二行中。
12.根据权利要求1所述的半导体器件,其中,
所述外部栅极端子、所述外部源极端子,以及所述外部漏极端子以这一顺序被布置在所述半导体衬底之上的第一行中,以及
其中所述外部漏极端子、所述外部源极端子、以及所述外部漏极端子以这一顺序被布置在所述半导体衬底之上的第二行中。
13.根据权利要求1所述的半导体器件,其中,
所述外部源极端子的数目超过所述外部漏极端子的数目。
14.根据权利要求1所述的半导体器件,还包括:
在所述漏极电极和所述源极电极之间的区域中至少沿三个侧面形成并连接到所述纵向晶体管的所述栅极的栅极互连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410260734.3/1.html,转载请声明来源钻瓜专利网。