[发明专利]嵌入式管芯在下的封装上封装器件有效
申请号: | 201410267110.4 | 申请日: | 2014-03-27 |
公开(公告)号: | CN104078453B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | T·E·黄;B·E·谢阿赫;N·尼姆卡尔 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/498;H01L23/31;H01L21/98 |
代理公司: | 永新专利商标代理有限公司72002 | 代理人: | 陈松涛,王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 管芯 在下 装上 封装 器件 | ||
1.一种装置,包括:
具有厚度尺寸和由长度尺寸和宽度尺寸限定的管芯区域的管芯;以及
内建载体,其具有大于所述管芯区域的载体区域,所述内建载体包括:
在所述管芯的器件侧上设置的多个交替的导电材料层和电介质材料层,以及嵌入有所述管芯的所述厚度尺寸的一部分的电介质材料;以及
被配置为用于将所述内建载体安装到衬底的多个载体触点,所述多个载体触点被设置在所述管芯的器件侧和所述管芯的被嵌入的厚度尺寸之间的渐变部处,其中所述多个载体触点中的至少一个载体触点被耦合到交替的所述导电材料层中的至少一层。
2.如权利要求1所述的装置,其中所述多个载体触点包括多个第一载体触点,并且所述渐变部包括第一渐变部,并且多个所述导电材料层包括在距所述管芯最远处设置的最终层,所述载体还包括:
在导电材料的所述最终层与所述管芯之间的第二渐变部处设置的多个第二载体触点。
3.如权利要求2所述的装置,其中所述第二渐变部处于由多个所述导电材料层中的倒数第二层限定的平面内。
4.如权利要求1所述的装置,其中所述管芯包括在器件侧上的触点,并且多个所述导电材料层中的至少一层被耦合到所述管芯的所述触点中的至少一个触点。
5.如权利要求1所述的装置,其中所述载体触点被配置为用于将所述内建载体安装到印刷电路板。
6.如权利要求2所述的装置,其中所述第二载体触点被配置为用于将所述内建载体连接至次级器件或者封装。
7.如权利要求1所述的装置,其中所述管芯包括在与所述器件侧相对的侧上的电介质层。
8.一种方法,包括:
在牺牲衬底上设置管芯,其中所述管芯的器件侧与所述牺牲衬底相对;
邻近所述管芯的器件侧形成内建载体,其中所述内建载体包括:
多个交替的导电材料层和电介质材料层,以及
嵌入有所述管芯的厚度尺寸的一部分并且在所述管芯的器件侧和所述管芯的背侧之间限定渐变部的电介质材料,所述渐变部包括被配置为用于将所述内建载体安装到所述衬底的多个载体触点;以及
将所述管芯和所述内建载体与所述牺牲衬底分开。
9.如权利要求8所述的方法,其中在形成所述内建载体之前,所述方法包括:
在所述牺牲衬底上设置间隔层,所述间隔层包括:用于容纳所述牺牲衬底上的所述管芯的开口,以及嵌入有所述管芯的厚度尺寸的一部分的电介质材料,其中所述间隔层的厚度等于所述第一渐变部的厚度,以及
在形成所述内建载体之后,将所述管芯和所述内建载体与所述牺牲衬底分开包括与所述间隔层分开。
10.如权利要求9所述的方法,其中形成所述内建载体包括在所述间隔层上形成所述多个载体触点。
11.如权利要求10所述的方法,其中所述多个载体触点被配置为用于将所述内建载体连接至印刷电路板。
12.如权利要求8所述的方法,其中所述渐变部包括第一渐变部,并且形成所述内建载体包括:
图案化多个所述导电层中的倒数第二层,并且在图案化的倒数第二层上形成间隔层,所述间隔层包括用于容纳多个所述导电层中的最终层的开口,所述间隔层的厚度等于第二渐变部的厚度;以及
图案化所述多个导电层中的最终层,以及
在形成所述内建载体之后,移除所述间隔层。
13.如权利要求11所述的方法,其中形成所述内建载体包括在多个所述导电层中的图案化的最终层上设置电介质材料。
14.如权利要求12所述的方法,图案化多个所述导电层中的倒数第二层包括将所述倒数第二层图案化为多个第二载体触点,所述多个第二载体触点被配置为用于将所述内建载体连接至次级器件或者封装。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410267110.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:沟槽式肖特基半导体器件
- 下一篇:集成电感结构以及集成电感结构制造方法
- 同类专利
- 专利分类