[发明专利]一种基于FPGA实现DSP与PC借助PCIE总线进行通信的通信装置与通信方法

权利要求书

1.一种基于FPGA实现DSP与PC借助PCIE总线进行通信的通信装置，其特征在于，它包括：FPGA(2)；

DSP(1)的DSP逻辑信号输出端连接FPGA(2)的DSP逻辑信号输入端，DSP(1)的DSP逻辑信号输入输出端连接FPGA(2)的DSP逻辑信号输入输出端，FPGA(2)的PCIE总线信号输入输出端连接PC(3)的信号输入输出端；

所述FPGA(2)包括：DSP接口逻辑模块(2-1)、共享存储器接口逻辑模块(2-2)和PCIE接口逻辑模块(2-3)；

DSP接口逻辑模块(2-1)的DSP逻辑信号输入端作为FPGA(2)的DSP逻辑信号输入端，DSP接口逻辑模块(2-1)的DSP逻辑信号输入输出端作为FPGA(2)的DSP逻辑信号输入输出端，PCIE接口逻辑模块(2-3)的PCIE逻辑信号输入输出端作为FPGA(2)的PCIE总线信号输入输出端；

DSP接口逻辑模块(2-1)的中断信号输出端连接共享存储器接口逻辑模块(2-2)的一个中断信号输入端，DSP接口逻辑模块(2-1)的存储信号输入输出端连接共享存储器接口逻辑模块(2-2)的一个存储信号输入输出端，DSP接口逻辑模块(2-1)的中断触发信号输入端连接共享存储器接口逻辑模块(2-2)的一个中断触发信号输出端；

共享存储器接口逻辑模块(2-2)的另一个中断触发信号输出端连接PCIE接口逻辑模块(2-3)的中断触发信号输入端，共享存储器接口逻辑模块(2-2)的另一个存储信号输入输出端连接PCIE接口逻辑模块(2-3)的存储信号输入输出端，共享存储器接口逻辑模块(2-2)的另一个中断信号输入端连接PCIE接口逻辑模块(2-3)的中断信号输出端；

DSP接口逻辑模块(2-1)包括：DSP存储器映射逻辑模块(2-11)和DSP中断管理逻辑模块(2-12)；

DSP存储器映射逻辑模块(2-11)的DSP逻辑信号输入端作为DSP接口逻辑模块(2-1)的DSP逻辑信号输入端，DSP存储器映射逻辑模块(2-11)的中断信号输出端作为DSP接口逻辑模块(2-1)的中断信号输出端，DSP存储器映射逻辑模块(2-11)的存储信号输入输出端作为DSP接口逻辑模块(2-1)的存储信号输入输出端；

DSP中断管理逻辑模块(2-12)的DSP逻辑信号输入输出端作为DSP接口逻辑模块(2-1)的DSP逻辑信号输入输出端，DSP中断管理逻辑模块(2-12)的中断触发信号输入端作为DSP接口逻辑模块(2-1)的中断触发信号输入端；

共享存储器接口逻辑模块(2-2)包括：DSP中断产生逻辑模块(2-22)、双端口存储器(2-23)和PC中断产生逻辑模块(2-24)；

DSP中断产生逻辑模块(2-22)的中断信号输入端作为共享存储器接口逻辑模块(2-2)的一个中断信号输入端，DSP中断产生逻辑模块(2-22)的中断触发信号输出端作为共享存储器接口逻辑模块(2-2)的另一个中断触发信号输出端；

双端口存储器(2-23)的一个存储信号输入输出端作为共享存储器接口逻辑模块(2-2)的一个存储信号输入输出端，双端口存储器(2-23)的另一个存储信号输入输出端作为共享存储器接口逻辑模块(2-2)的另一个存储信号输入输出端；

PC中断产生逻辑模块(2-24)的中断触发信号输出端作为共享存储器接口逻辑模块(2-2)的一个中断触发信号输出端，PC中断产生逻辑模块(2-24)的中断信号输入端作为共享存储器接口逻辑模块(2-2)的另一个中断信号输入端；

PCIE接口逻辑模块(2-3)包括：PCIE中断转换逻辑模块(2-31)、PCIE存储器映射逻辑模块(2-32)和PCIE协议IP核模块(2-33)；

PCIE中断转换逻辑模块(2-31)的中断触发信号输入端作为PCIE接口逻辑模块(2-3)的中断触发信号输入端，PCIE中断转换逻辑模块(2-31)的存储信号输入输出端作为PCIE接口逻辑模块(2-3)的存储信号输入输出端，PCIE中断转换逻辑模块(2-31)的中断信号输出端作为PCIE接口逻辑模块(2-3)的中断信号输出端；PCIE协议IP核模块(2-33)的PCIE总线信号输入输出端作为PCIE接口逻辑模块(2-3)的PCIE总线信号输入输出端；

PCIE中断转换逻辑模块(2-31)的信号输入输出端连接PCIE存储器映射逻辑模块(2-32)的一个信号输入输出端，PCIE存储器映射逻辑模块(2-32)的另一个信号输入输出端连接PCIE协议IP核模块(2-33)的另一个信号输入输出端。