[发明专利]基于超低K电介质的互连结构的制造方法及制造的产品

说明书

本发明公开了一种基于超低K电介质的互连结构的制造方法及制造的产品。该制造方法对超低K电介质的损坏很小，从而获得更加坚固的间隙填充开口。该方法包括：在衬底上依次形成超低K电介质层和掩膜层；图案化所述掩膜层；以图案化后的掩膜层为掩膜，蚀刻所述超低K电介质层，所述蚀刻包括执行至少一次下述步骤：i)蚀刻所述超低K电介质层，所述蚀刻产生副产品聚合物；ii)向蚀刻室充入所述副产品聚合物，以密封经蚀刻所述超低K电介质层的侧壁。

技术领域

本发明涉及半导体制造领域，尤其涉及基于超低K电介质的互连的制造方法及制造的产品。

背景技术

用于形成互连的已知工艺包括“镶嵌工艺”(damascene process)。在一般的镶嵌工艺中，使用光刻胶作为掩膜蚀刻电介质层以形成开口，该开口包括通孔和沟槽。然后去除光刻胶，用导电材料填充该开口以便形成用于互连的通孔和迹线。

由于器件密度和连线密度的增加、线宽减小，导致阻容(RC)耦合增大，从而使信号传输延时、干扰噪声增强和功耗增大，这给超大规模集成电路的应用带来了挑战。

同时，在生产线的后端采用超低K电介质(Ultra-low-k Dielectrics)作为层间电介质层，可减少半导体芯片上晶体管间连接导线的延误率，获得较低的RC延迟。目前的低介电常数(K)材料K值为3.0，而介电常数(K)值不大于2.6的电介质可被称为超低K电介质。采用超低K电介质无疑有助于芯片整体效能的提高。

图1A-1G示出了根据现有技术的对超低K电介质层进行蚀刻的过程的剖面示意图。

如图1A所示，在半导体衬底100上依次形成超低K电介质层110和金属硬掩膜层120。如图1B所示，可通过适当工艺在金属硬掩膜层120中形成适当的开口。其中这些开口可包括用于在超低K电介质层中形成通孔的第一开口121和用于在超低K电介质层中形成沟槽的第二开口122。在图1C所示，在超低K电介质层110和金属硬掩膜层120上形成底部抗反射涂层130和光刻胶层140。然后如图1D所示，通过已知的光刻和蚀刻工艺，在第一开口121上方的底部抗反射涂层130和光刻胶层140中形成开口以便暴露超低K电介质层110。

然后，如图1E所示，以光刻胶层140作为掩膜，通过第一开口121，在超低K电介质层中蚀刻部分通孔。然后如图1F所示，去除光刻胶层140和底部抗反射涂层130。最后如图1G所示，将图案化后的金属硬掩膜层120作为掩膜，蚀刻超低K电介质层110，以在超低K电介质层110中形成通孔121和沟槽122。

通过干法蚀刻工艺蚀刻超低K电介质层一般采用同步脉冲方案，其中第一射频电源通过耦合线圈在蚀刻腔中形成蚀刻气体的等离子体，第二射频电源通过匹配器与半导体晶片相连，为晶片提供-20V至-300V的偏压。通过同时激发两个射频电源，使得朝向半导体晶片的运动的等离子体具有方向性，因而可以获得较好的各向异性侧壁图形。已经证明这种同步脉冲方案能良好地控制密集和稀疏特征的深度，并且改进线宽粗糙度(LWR)。然而，这种同步脉冲方案的真空超紫外线(VUV)会导致超低K电介质层损坏，并且使后续的间隙填充开口劣化。

因此，需要一种能够减小对超低K电介质层侧壁的损坏的方法，获得更加坚固的间隙填充开口。

发明内容

本发明的目的是提供一种形成基于超低K电介质的互连的方法，该制造方法对超低K电介质层的损坏很小，从而获得更加坚固的间隙填充开口。

根据本发明的一个方面，提供一种基于超低K电介质的互连结构的制造方法，包括：在衬底上依次形成超低K电介质层和掩膜层；图案化所述掩膜层；以图案化后的掩膜层为掩膜，蚀刻所述超低K电介质层，所述蚀刻包括执行至少一次下述步骤：i)蚀刻所述超低K电介质层，所述蚀刻产生副产品聚合物；ii)向蚀刻室充入所述副产品聚合物，以密封经蚀刻所述超低K电介质层的侧壁。

根据本发明的一个方面，在前述方法中，当蚀刻至预定深度时，停止所述蚀刻。