[发明专利]扁平无引脚封装及其制造方法

说明书

技术领域

本发明有关于一种扁平无引脚封装及其制造方法，特别是有关于一种可以增加接点的扁平无引脚封装及其制造方法。

背景技术

扁平无引脚封装(Dual/Quad Flat No-Lead,DFN/QFN)，由于具有成本低，可以应用于印刷电路板的表面焊接技术(Surface Mount Technology,SMT)，而且厚度较薄，所以被广泛应用于许多半导体芯片的封装中。然而，由于扁平无引脚封装的连接垫(contacts)皆配置于封装外围的四周，而受限于表面焊接技术的能力，连接垫的间距有一定的限制，因此在特定封装面积下，连接垫的数量并无法有效增加。换言之，连接垫愈多时封装面积则须越大，所以限制了扁平无引脚封装在高引脚数封装的应用。

然而随着轻薄短小的产品需求，能够于有限的空间中达到最大的效能，一直是半导体封装研发的目标，因此如何能在不影响封装面积/体积的条件下，提高封装的连接垫数量，已成为本领域的重要课题。

发明内容

本发明的观点之一，为提供一种扁平无引脚封装，可以在不增加封装面积下，增加连接垫的数量。

本发明的另一观点，为提供一种扁平无引脚封装的制造方法，可以在不改变工艺，不增加工艺步骤下，提高连接垫的数量。

根据本发明的一实施例，提供一种扁平无引脚封装，包括：一封装材料，具有一封装下表面。一芯片座，配置于封装材料中，并邻近封装下表面，其中芯片座的周缘具有多个芯片座延伸部，芯片座延伸部远离芯片座的一端的下表面暴露于封装下表面。一芯片，配置于封装材料中，且固定于芯片座上。多个第一连接垫，配置于封装材料中并位于封装材料的周边，第一连接垫与芯片电性连接，第一连接垫的下表面暴露于封装下表面。多个第二连接垫，配置于封装材料中，并位于芯片座与第一连接垫之间，第二连接垫与芯片电性连接，其中每一第二连接垫具有一第二连接垫延伸部分别对应芯片座延伸部的其中之一，第二连接垫与第二连接垫延伸部的下表面暴露于封装下表面。

在本发明的某些实施例中，芯片座延伸部及第二连接垫延伸部相对于封装下表面的厚度小于芯片座与第二连接垫相对于封装下表面的厚度。第一连接垫中至少其中之一具有一第一连接垫延伸部，朝向芯片座延伸，并且远离封装下表面弯折，且第一连接垫经由第一连接垫延伸部与芯片电性连接。

在本发明的某些实施例中，芯片座与第二连接垫之间更包括至少一沟槽，沟槽暴露出芯片座延伸部远离芯片座的一端以及第二连接垫延伸部靠近芯片座的一端。沟槽选自于由切割、蚀刻、冲压及其组合所组成的族群中的一种方法形成，且更包括一绝缘材料填充于沟槽中。

在本发明的某些实施例中，每一第二连接垫的周缘，至少一部份相对于封装下表面的厚度小于第二连接垫相对于封装下表面的厚度。

在本发明的某些实施例中，多个第三连接垫配置于封装材料中，并位于芯片座与第二连接垫之间，第三连接垫与芯片电性连接，其中每一第三连接垫具有至少二第三连接垫延伸部，第三连接垫延伸部分别对应芯片座延伸部的其中之一与第二连接垫延伸部的其中之一，第三连接垫及第三连接垫延伸部的下表面暴露于封装下表面。第三连接垫延伸部相对于封装下表面的厚度小于第三连接垫相对于封装下表面的厚度。

在本发明的某些实施例中，至少二相邻且分别以第二连接垫延伸部对应芯片座延伸部的其中之一的第二连接垫与芯片座的距离不相同。其中任二相邻且分别以第二连接垫延伸部对应芯片座延伸部的其中之一的第二连接垫彼此交错排列。

在本发明的某些实施例中，至少一第四连接垫配置于封装材料中，至少一第四连接垫位于芯片座与第一连接垫之间并与芯片电性连接，其中至少一第四连接垫具有一第四连接垫延伸部对应第二连接垫的其中之一，至少一第四连接垫及第四连接垫延伸部的下表面暴露于封装下表面。

根据本发明的另一实施例，提供一种扁平无引脚封装的制造方法，包括：提供一导线架，包括一芯片座、多个第一连接垫以及多个第二连接垫，第一连接垫配置于芯片座的周边，第二连接垫配置于芯片座与第一连接垫之间，其中每一第二连接垫分别以一第一连接部连接芯片座的侧边。设置一芯片于芯片座上，芯片分别电性连接至第一连接垫与第二连接垫。形成一封装材料，覆盖导线架与芯片，其中封装材料暴露出第一连接垫与第二连接垫的下表面。局部移除第一连接部，使第二连接垫与芯片座彼此分离，且芯片座具有多个芯片座延伸部，每一第二连接垫具有一第二连接垫延伸部分别对应芯片座延伸部的其中之一，封装材料暴露出第二连接垫延伸部的下表面。