[发明专利]半导体器件制造方法

说明书

相关申请的交叉引用

包括说明书、附图和摘要的于2013年6月25日提交的第2013-133074号日本专利申请的公开内容通过整体引用并入本文。

技术领域

本发明涉及半导体器件制造技术，并且更具体地涉及一种用于制造半导体器件的技术，其中在光刻或类似工艺中，检测作为形成在衬底之上的图案的标记并且检查标记的位置。

背景技术

已知的是光刻技术或刻蚀方法用于在半导体器件制造工艺中部分地去除形成在半导体衬底之上的薄膜并且对半导体沉底进行处理。当使用光刻技术时，例如在半导体衬底之上涂覆光刻胶薄膜之后，使用曝光装置通过光掩模将光刻胶薄膜部分地曝光以传送图案。随后，选择性去除受到照射的薄膜部分或者未受照射的薄膜部分，并且所得的光刻胶薄膜用作掩模以部分地刻蚀半导体衬底之上的薄膜，以便于执行图案化。

在以上工艺中，为了在曝光装置中确定光掩模相对于半导体衬底的位置，可以采用定位方法，其中观察作为在半导体衬底之上的图案的用于定位的对准标记。

用于检查通过图案化半导体衬底之上薄膜而形成的图案相对于下层半导体衬底是否存在未对准的一种方法是检查在每个图案化工艺期间制作的多个检查标记。

近年来，作为用作非易失性存储器单元的元件，使用氮化物薄膜用作电荷存储层的MONOS(金属氧化物氮化物氧化物半导体)非易失性存储器单元(下文中可以称作MONOS存储器)已经吸引了关注。作为MONOS非易失性存储器单元，除了具有单个晶体管结构的存储器单元之外，已经提出了具有含有选择栅极电极和存储器栅极电极的两个晶体管结构的分裂栅极存储器单元。

包括在半导体衬底之上相互相邻布置的分裂栅极MONOS存储器的选择栅极电极和存储器栅极电极由两者之间包括电荷存储层的绝缘薄膜电隔离。在MONOS存储器的操作中，电荷吸入或者排出电荷存储层以存储或者擦除信息。

第WO2010/082389号PCT国际公开描述了当MONOS存储器和晶体管形成在半导体衬底之上时，通过部分地处理半导体薄膜而形成用于MONOS存储器的选择栅极电极，并且随后通过处理半导体薄膜的另一部分而形成用于晶体管的栅极电极。

发明内容

当半导体衬底被划切为单个半导体芯片时，例如，可以在其中完成切割的划片区域中形成如上所述的定位对准标记或检查标记。在该情形下，线性图案可以形成或者留在相对较大区域中，并且该图案可以用作标记以定位光掩模。然而，如果该线性图案稀疏地形成在半导体衬底之上的相对较大平面上，当光刻胶薄膜在稍后步骤中涂覆在半导体衬底之上时，在标记图案正上方的光刻胶薄膜比在密集形成栅极电极图案和其他图案的区域中的光刻胶薄膜更薄，并且光刻胶薄膜将堆积在线性标记图案旁边，从而形成厚光刻胶薄膜区域。

如果在该条件下执行刻蚀，因为在标记图案正上方的光刻胶薄膜较薄，所以该光刻胶薄膜部分可以通过刻蚀去除并且可以刻蚀从光刻胶薄膜暴露的图案。当检查用作标记的图案时，检测在图案的上表面与侧壁之间边界中的角部以识别图案的形状。因此，如果图案在上述刻蚀步骤期间受到切损，将无法精确地检测标记。这将引起光掩模定位精度下降的问题、以及难以检查形成在衬底之上的图案的位置的问题。这将导致半导体器件可靠性的退化。

本发明的上述和其他目的以及新颖特征将从该说明书中的以下详细说明以及附图更充分呈现。

以下简要概述将在本文中公开的本发明的主要方面。

根据本发明的一个方面，提供了一种半导体器件制造方法，其中处理在半导体衬底之上的第一区域和第二区域中制作的薄膜以在第一区域中形成沟槽，沟槽用作作为对准标记等使用的图案，并且在稍后步骤中，通过使用光刻技术的刻蚀工艺处理在第二区域中的薄膜。

根据本发明，可以改进半导体器件的可靠性。

附图说明

图1是示出了根据本发明实施例的半导体器件制造方法的平面图；

图2是示出了根据实施例的半导体器件制造方法的截面图；

图3是示出了在半导体器件制造方法中在图2所示步骤之后步骤的截面图；

图4是示出了在半导体器件制造方法中在图3所示步骤之后的步骤的截面图；

图5是示出了在半导体器件制造方法中在图4所示步骤之后的步骤的平面图；

图6是示出了在半导体器件制造方法中在图4所示步骤之后的步骤的截面图；

图7是示出了在半导体器件制造方法中在图6所示步骤之后的步骤的截面图；