[发明专利]一种低功耗高PSRR带隙基准源

说明书

技术领域

本发明涉及带隙基准源技术领域，具体地，涉及一种低功耗高PSRR带隙基准源。

背景技术

在集成电路设计中主要分成模拟电路和数字电路两部分。片上带隙电压基准源作为模拟电路的核心模块，它的性能好坏决定着整个模拟电路乃至整个芯片的性能好坏与功能实现。目前应用最广泛、性能指标最好的带隙电压基准都是采用双极型器件实现。它的原理是将正温度系数的电压和负温度系数的电压以一定的系数相叠加来得到近似零温度系数的带隙电压。

随着技术的进步和人们对系统要求指标的提高，系统对带隙电压基准源指标要求也不断提高，特别是在电压输入范围、电路失调、电源电压抑制比和功耗等方面。有些系统电源电压的变化范围很宽(如2.5V～5.5V)，并且要求功耗很低以延长系统工作时间(例如：电池供电系统、双界面IC卡系统等)；有些系统要求较高的电源抑制比可以减小输出基准电压受到系统电源噪声的影响(例如：电源管理系统)；有些系统要求输出基准电压的失调很小(例如：ADC和DAC电路等)。现有的技术方案很难同时满足以上不同的电路系统对带隙电压基准源的要求。

现有的高电源电压抑制比PSRR(Power Supply Rejection Ratio)的电路一般采用图1所示的结构。核心的带隙基准电路由电流镜MP1、MP2、MP3，电阻R3、R4和三极管Q1、Q2组成。环路放大器通过检测B点电压来控制VREG点，使其工作在正确的电压上。该结构采用电压负反馈的方法来实现核心节点电压VREG在很宽的频率范围内的稳定，从而提高了输出电压的电源抑制比。电路的输出电压为：

其中，V_be2为Q2的基极-发射极电压，V_T为热电压，R₃为电阻R3的阻值，R₄为电阻R4的阻值。

通过对以上现有技术的研究和实际电路系统应用环境的考虑很容易发现现有技术存在以下缺点：

(1)、在现有技术中为了实现很宽的电源电压范围，同时支持高、低电源电压输入，考虑到电路的可靠性和寿命，电路本身必须采用高压器件实现。而高压器件受到其本身高阈值电压的影响，很难支持低电压(如：2.5V)工作状态，或者在低电压条件下性能会有很大的下降。

(2)、在现有的技术中，为了实现很高的电源电压抑制比减小基准电压受到系统电源的影响，一般采用电压级联(例如：共源共栅结构、电源regulator等)和很大的片上滤波电容实现。电压级联会限制输入电压范围，片上滤波电容会占用很大的芯片面积，从而提高芯片的生产成本。

(3)、在式子(1)中输出电压的精度受到电流倍乘因子N的影响，N的变化会导致输出电压的变化，从而影响输出电压的精度。由于A、B两点(Vbe)和E点(VBG)电压差别较大，受到沟道长度调制效应的影响，很难通过电流镜的比例实现精确的倍乘因子N，进而影响输出电压VBG的精度。

发明内容

本发明是为了克服现有技术中带隙基准源受到沟道长度调制效应的影响，输出电压精度不高的缺陷，根据本发明的一个方面，提出一种低功耗高PSRR带隙基准源。

根据本发明实施例的一种低功耗高PSRR带隙基准源，包括：第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管、第六P沟道场效应管、第一电阻、第二电阻、第三电阻、第四电阻、第一双极型晶体管、第二双极型晶体管和电压反馈电路；

第一P沟道场效应管、第二P沟道场效应管、第四P沟道场效应管和第五P沟道场效应管组成电流镜，且第一电阻和第二电阻的阻值相等；

第一P沟道场效应管的栅极、第二P沟道场效应管的栅极、第三P沟道场效应管的栅极分别相连，且与第四P沟道场效应管的漏极相连；

第四P沟道场效应管的栅极、第五P沟道场效应管的栅极、第六P沟道场效应管的栅极分别相连，且与第一电阻和第三电阻的连接节点相连；

第一P沟道场效应管的漏极与第四P沟道场效应管的源极相连，第二P沟道场效应管的漏极与第五P沟道场效应管的源极相连，第三P沟道场效应管的漏极与第六P沟道场效应管的源极相连；

第四P沟道场效应管的漏极依次通过第一电阻、第三电阻与第一双极型晶体管的发射极相连；

第五P沟道场效应管的漏极通过第二电阻与第二双极型晶体管的发射极相连；

第六P沟道场效应管的漏极通过第四电阻与第二双极型晶体管的发射极相连，且第六P沟道场效应管的漏极与电压输出端相连；