[发明专利]一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法和显示装置。

背景技术

在显示技术领域，非晶硅(α-Si)技术和低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)技术应用较为广泛。其中，随着显示技术的发展，LTPS技术凭借其高效能和高清晰的特点，得到了越来越广泛的应用。

对于LTPS结构，漏电流的大小是一个重要指标。漏电流过大造成驱动电压无法保持，会出现显示方面的不良。目前，减小LTPS漏电流的方法是采用双栅或多栅结构，例如图1所示的双栅结构。虽然通过采用多个栅极，能够有效降低沟道中的电场分布，减少热载流子效应并抑制泄漏电流。但是栅极一般采用导电性能较好的金属材料，例如钼或钼铝合金等，这些材料本身不透光。所以采用双栅或多栅结构不利于开口率的提高。

发明内容

本发明提供一种低温多晶硅薄膜晶体管阵列基板及其制造方法和显示装置，不但降低了漏电流的产生，还提高了面板的开口率。

为实现上述目的，本发明提供一种低温多晶硅薄膜晶体管阵列基板，包括：基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。

优选的，所述阵列基板的有源层下方还设置有缓冲层。

优选的，所述阵列基板的多个栅极为2至5个。

优选的，所述阵列基板还包括与所述像素电极同层设置的公共电极。

优选的，所述阵列基板还包括设置在所述像素电极上方的第三绝缘层，以及设置在所述第三绝缘层上的狭缝状公共电极。

优选的，所述阵列基板的第二绝缘层为树脂材料。

优选的，所述树脂材料包括聚甲基丙烯酸甲酯和感光剂。

优选的，所述第二绝缘层的厚度为1.5-2.0μm。

本发明提供一种低温多晶硅薄膜晶体管阵列基板的制造方法，包括：

在衬底基板上形成有源层、第一绝缘层、多个栅极；

在形成有所述有源层、第一绝缘层、栅极的基板上形成包括第一过孔和第二过孔的第二绝缘层；

在形成第二绝缘层的基板上形成包括源极和漏极的图形，所述源极覆盖所述多个栅极；

在形成包括源极和漏极的图形的基板上形成包括像素电极的图形，所述像素电极与所述漏极连接。

优选的，所述在衬底基板上形成有源层、第一绝缘层、栅极包括：

在基板上沉积缓冲层和非晶硅薄膜，将非晶硅转化成低温多晶硅，通过构图工艺形成包括有源层的图形；

在形成有所述有源层的基板上形成第一绝缘层的图形；

在形成有所述第一绝缘层的基板上沉积栅金属薄膜，通过构图工艺形成包括多个栅极的图形。

优选的，所述低温多晶硅薄膜晶体管阵列基板的制造方法，还包括：

在形成像素电极的图形的基板上形成第三绝缘层。

在形成第三绝缘层的基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极的图形。

优选的，所述第二绝缘层为通过旋转涂覆形成的树脂层。

本发明提供一种显示装置，包括上述的低温多晶硅薄膜晶体管阵列基板。

本发明具有以下有益效果：将栅极多栅结构集成在源极线正下方，不但提高了面板的开口率，还减小了漏电流。在栅极和源漏极之间增加介电常数小的树脂层，避免了因栅极与源极信号线重叠产生的耦合电容，从而降低了漏电流的产生。

附图说明

图1是现有技术中双栅结构阵列基板的平面图；

图2A是本发明阵列基板第一实施例的平面图；

图2B是图2A中A-B向的剖面图；

图3A是本发明阵列基板第六实施例第一次构图工艺的平面图；

图3B是图2A中A-B向的剖面图；

图4A是本发明阵列基板第六实施例第二次构图工艺的平面图；

图4B是图3A中A-B向的剖面图；

图5A是本发明阵列基板第六实施例第三次构图工艺的平面图；

图5B是图4A中A-B向的剖面图；

图6A是本发明阵列基板第六实施例第四次构图工艺的平面图；

图6B是图4A中A-B向的剖面图；

图7A是本发明阵列基板第六实施例第五次构图工艺的平面图；

图7B是图6A中A-B向的剖面图；