[发明专利]形成FinFET器件的机制

说明书

技术领域

本发明涉及形成FinFET器件的机制。

背景技术

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其它电子设备。通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，并且使用光刻和蚀刻工艺图案化各个材料层以在半导体衬底上形成电路部件和元件，从而制造半导体器件。

随着半导体工业已经进入了追求更高的器件密度、更高的性能和更低成本的纳米技术工艺节点，来自制造和设计问题的挑战已经导致诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET制造为具有从衬底延伸出的薄的垂直“鳍”(或鳍结构)。FinFET的沟道形成在该垂直鳍中。在鳍的上方提供栅极。FinFET的优势可以包括减小短沟道效应以及更高的电流。

然而，由于部件尺寸不断减小，制造工艺变得越来越难以实施。因此，形成包括FinFET的可靠的半导体器件是一个挑战。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底；第一鳍和第二鳍，位于所述衬底上方；第一栅电极和第二栅电极，分别横跨在所述第一鳍和所述第二鳍上方；栅极介电层，位于所述第一鳍和所述第一栅电极之间并且位于所述第二鳍和所述第二栅电极之间；以及伪栅电极，位于所述衬底上方，其中，所述伪栅电极位于所述第一栅电极和所述第二栅电极之间，并且所述伪栅电极的上部宽于所述伪栅电极的下部。

在上述半导体器件中，其中，所述伪栅电极基本上平行于所述第一栅电极和所述第二栅电极。

在上述半导体器件中，其中，所述伪栅电极的所述下部是凹进的。

在上述半导体器件中，其中，在所述第一栅电极的下部的侧壁和所述第一栅电极的底部的延伸平面之间具有第一角，在所述伪栅电极的所述下部的侧壁和所述伪栅电极的底部的延伸平面之间具有第二角，并且所述第一角大于所述第二角。

在上述半导体器件中，其中，所述第一栅电极的上部短于所述第一栅电极的下部。

在上述半导体器件中，其中，所述第一栅电极的上部短于所述第一栅电极的下部，其中，所述第一栅电极的所述下部宽于所述伪栅电极的所述下部。

在上述半导体器件中，其中，所述第一栅电极、所述第二栅电极和所述伪栅电极均包括多晶硅。

在上述半导体器件中，其中，所述第一栅电极、所述第二栅电极和所述伪栅电极均包括一种或多种金属材料。

在上述半导体器件中，还包括：隔离结构，位于所述衬底上方并且围绕所述第一鳍和所述第二鳍的下部，其中，所述伪栅电极位于所述隔离结构中的一个的上方。

在上述半导体器件中，其中，所述伪栅电极的所述下部具有基本上垂直的侧壁。

根据本发明的另一方面，还提供了一种半导体器件，包括：衬底；第一鳍和第二鳍，位于所述衬底上方；第一栅电极和第二栅电极，分别横跨在所述第一鳍和所述第二鳍上方；栅极介电层，位于所述第一鳍和所述第一栅电极之间以及位于所述第二鳍和所述第二栅电极之间；以及伪栅电极，位于所述衬底上方，其中，所述伪栅电极位于所述第一鳍和所述第二鳍之间，并且凹槽位于所述伪栅电极的下部。

在上述半导体器件中，其中，所述伪栅电极的所述下部具有基本上垂直的侧壁。

在上述半导体器件中，其中，所述伪栅电极的所述下部具有倾斜的侧壁。

在上述半导体器件中，其中，所述伪栅电极的所述下部具有带有弯曲表面的侧壁。

在上述半导体器件中，其中，在所述伪栅电极的所述下部的侧壁和所述伪栅电极的底部的延伸平面之间具有角，并且所述角不大于约90度。

根据本发明的又一方面，还提供了一种用于形成半导体器件的方法，包括：在衬底上方形成第一鳍和第二鳍；在所述第一鳍、所述第二鳍和所述衬底上方沉积栅极介电层和栅电极层；以及实施蚀刻工艺以部分地去除所述栅电极层，从而形成分别横跨在所述第一鳍和所述第二鳍上方的第一栅电极和第二栅电极，并且在所述衬底上方及所述第一鳍和所述第二鳍之间形成伪栅电极，其中，所述伪栅电极的底部是凹进的。

在上述用于形成半导体器件的方法中，其中，所述蚀刻工艺包括：实施第一蚀刻操作以部分地去除所述栅电极层的上部；以及实施第二蚀刻操作以部分地去除所述栅电极层的下部。

在上述用于形成半导体器件的方法中，其中，所述蚀刻工艺包括：实施第一蚀刻操作以部分地去除所述栅电极层的上部；以及实施第二蚀刻操作以部分地去除所述栅电极层的下部，其中，在所述第二蚀刻操作中使用第一蚀刻剂和第二蚀刻剂。