[发明专利]半导体存储装置及其编程方法

权利要求书

1.一种半导体存储装置，其特征在于包括：

存储器阵列；

数据保持元件，保持从所述存储器阵列读出的数据、或保持写入至所述存储器阵列的数据；

错误检测校正元件，进行数据的错误检测校正；

传输元件，将数据从所述数据保持元件传输至所述错误检测校正元件；

写入元件，将由所述错误检测校正元件产生的错误校正码写入至所述数据保持元件；及

检测元件，检测输入至所述数据保持元件的数据是否具有特定的位串；

当检测到所述特定的位串时，所述传输元件禁止与所述特定的位串对应的数据进行传输，且所述写入元件将预先规定的错误校正码写入至所述数据保持元件，

其中，半导体存储装置还包括存储所述特定的位串与错误校正码的关系的存储元件，且所述写入元件基于所述检测元件的检测结果，写入属于所述特定的位串的错误校正码，

或是，所述写入元件包含基于所述检测元件的检测结果，产生属于所述特定的位串的错误校正码的逻辑电路，且写入由所述逻辑电路产生的错误校正码。

2.根据权利要求1所述的半导体存储装置，其特征在于：所述特定的位串是均为逻辑0的位串。

3.根据权利要求1所述的半导体存储装置，其特征在于：所述特定的位串是均为逻辑1的位串。

4.根据权利要求1至3中任一所述的半导体存储装置，其特征在于：所述特定的位串是与所述传输元件同时传输的位数相等的位数。

5.根据权利要求1至3中任一所述的半导体存储装置，其特征在于：所述数据保持元件被分割为多个区段，且所述传输元件以区段为单位传输数据，所述错误检测校正元件以区段为单位进行错误校正处理。

6.根据权利要求1至3中任一所述的半导体存储装置，其特征在于：所述特定的位串与所述数据保持元件所保持的一个页面的位数相等。

7.根据权利要求1至3中任一所述的半导体存储装置，其特征在于：半导体存储装置包含多个外部输入输出端子，且将从多个外部输入输出端子输入的数据并行的加载至所述数据保持元件，所述检测元件检测平行的输入的各个数据是否包含所述特定的位串。

8.根据权利要求1至3中任一所述的半导体存储装置，其特征在于：所述存储器阵列是与非型存储器阵列，且所述数据保持元件包含页面缓冲器。

9.一种编程方法，该编程方法是与非型快闪存储器的编程方法，其特征在于，包括：

将从外部输入输出端子输入的编程数据加载至页面缓冲器；

检测所述编程数据是否为特定的位串；

当检测出并非为所述特定的位串时，将保持于所述页面缓冲器的编程数据传输至错误检测校正电路，并将通过错误检测校正运算而产生的错误校正码写入至所述页面缓冲器；

当检测为所述特定的位串时，禁止保持于所述页面缓冲器的编程数据进行传输，且将与该特定的位串对应的已知的错误校正码写入至所述页面缓冲器，

其中还包括通过存储元件存储所述特定的位串与错误校正码的关系，且基于检测结果，写入属于所述特定的位串的错误校正码，

或是，通过逻辑电路基于所述检测结果，产生属于所述特定的位串的错误校正码，以写入由所述逻辑电路产生的错误校正码。

10.根据权利要求9所述的编程方法，其特征在于：所述编程数据是均为逻辑“0”的位串。

11.根据权利要求9所述的编程方法，其特征在于：所述编程数据是均为逻辑“1”的位串。