[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法。其中在制造半导体器件的方法中，提供衬底，其中在衬底中包括腔体阵列，所述腔体的每个侧面方向分别与晶体的一个侧向晶面方向一致；在衬底表面上形成缓冲层，其中缓冲层的材料填充所述腔体；在缓冲层的表面上形成鳍片式沟道层。由于独立生长的晶体都产生了侧向晶面，从而位错缺陷密度显著降低，可以极大地提高器件的性能。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

随着基于硅的半导体设备尺寸的减小，难以在提高性能的同时降低能耗。通过将高性能材料与硅结合，例如可提供较高载流子迁移率和较高驱动电流的III-V族晶体管沟道，这些混合的半导体能够进一步减小尺寸。

目前已在将诸如铟镓砷化物(InGaAs)的III-V族材料与传统的硅衬底进行结合的混合半导体上进行实验，但受到了各材料间原子晶格不匹配的挑战。

已经知道的是，由于在外延生长层和硅衬底之间，晶格常数有巨大的差异，高密度的TD(Threading Dislocation，线位错)在硅衬底上外延生长的III-V族膜中是固有的。因此，如何进一步减小位错密度，是在硅衬底上制造III-V族晶体管的一个重要问题。

发明概述

本发明的发明人发现上述现有技术中存在问题，并因此针对上述问题提出了新的技术方案以至少部分减轻或解决至少部分上述问题。

根据本发明的一个方面，提供一种制造半导体器件的方法，包括：

提供衬底，其中在衬底中包括腔体阵列，所述腔体的每个侧面方向分别与晶体的一个侧向晶面方向一致；

在衬底表面上形成缓冲层，其中缓冲层的材料填充所述腔体；

在缓冲层的表面上形成鳍片式沟道层。

在一个实施例中，上述方法还包括：形成栅极结构，所述栅极结构包括至少在所述鳍片式沟道层的一部分上的栅极绝缘层、在栅极绝缘层上的栅极、以及用于所述栅极的间隔物。

在一个实施例中，以栅极结构为掩模对鳍片式沟道层进行离子注入，以形成源漏生长区。

在一个实施例中，提供衬底的步骤包括：

对衬底进行图案化，以在衬底中形成空腔阵列；

对所述空腔进行具有晶向选择性的湿法蚀刻，以便形成所述腔体。

在一个实施例中，在缓冲层的表面上形成鳍片式沟道层的步骤包括：

在缓冲层的表面上形成沟道材料层；

对沟道材料层进行图案化，以形成所述鳍片式沟道层。

在一个实施例中，所述衬底的材料为硅。

在一个实施例中，缓冲层的材料为InP。

在一个实施例中，鳍片式沟道层的材料为InGaAs。

在一个实施例中，鳍片式沟道层的材料为P-InGaAs。

在一个实施例中，源漏生长区的材料为N⁺-InGaAs。

在一个实施例中，缓冲层的厚度范围为10-500nm；

鳍片式沟道层的厚度范围为10-500nm。

根据本发明的另一方面，提供一种半导体器件，包括：

衬底，其中在衬底中包括腔体阵列，所述腔体的每个侧面方向分别与晶体的一个侧向晶面方向一致；

在衬底表面上的缓冲层，其中缓冲层的材料填充所述腔体；