[发明专利]芯片层叠封装体、制造方法、包括其的电子系统和存储卡

说明书

一种芯片层叠封装体包括第一芯片，被设置在基板之上；第二芯片，被设置在第一芯片之上并且具有悬垂部；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。第二芯片的悬垂部从第一芯片的侧壁突出。

相关申请的交叉引用

本申请要求2014年1月6日向韩国知识产权局提交的申请号为10-2014-0001341的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及半导体封装体，且更具体地涉及芯片层叠封装体、芯片层叠封装体的制造方法、包括芯片层叠封装体的电子系统和存储卡。

背景技术

随着更小、更快速、多功能以及更高性能的便携式电子设备的发展，在电子产业中逐渐希望小型、薄型和轻型的半导体封装体。通常，半导体封装体可以包括单个半导体芯片。然而，近来芯片层叠封装体被研发成包括执行不同的功能的多个层叠的半导体芯片，以实施高性能的电子设备。

在每一个芯片层叠封装体中的多个层叠的半导体芯片可以具有大体上相同的尺寸或不同的尺寸。当每个芯片层叠封装体中的半导体芯片具有大体上相同的尺寸时，上半导体芯片可以被层叠在下半导体芯片之上，使得两个芯片彼此交叉。当每个芯片层叠封装体中的半导体芯片具有不同的尺寸，上半导体芯片可以具有比下半导体芯片更大的尺寸，且可以被层叠在下半导体芯片之上。在两种情况下，上半导体芯片可以具有至少一个悬垂部。从下半导体芯片的底侧壁突出的悬垂部分被定义为悬垂部，且在下文将以此称呼。因为上半导体芯片的悬垂部不被下半导体芯片支撑，所以当在悬垂部上施加力时，悬垂部很容易弯曲。因此，在芯片层叠封装体的制造期间，上半导体芯片的悬垂部可以造成失败。

发明内容

各种实施例涉及芯片层叠封装体、芯片层叠封装体的制造方法，包括芯片层叠封装体的电子系统和存储卡。

根据一些实施例，一种芯片层叠封装体包括：第一芯片，被设置在基板之上；第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。

根据另外的实施例，一种制造芯片层叠封装体的方法包括以下步骤：形成第一层叠结构，第一层叠结构包括：第一芯片，被设置在基板之上；第二芯片，其具有悬垂部；以及第一支撑件，其被附接至与悬垂部相对应的第二芯片的第一表面的部分和第一芯片的侧壁，第二芯片的悬垂部从第一芯片的侧壁突出，以及将第一层叠的结构附接至基板使得第二芯片被设置在第一芯片之上。

根据另外的实施例，一种电子系统包括存储器、和控制器，其经由总线与存储器耦接的控制器。存储器或控制器包括：第一芯片，被设置在基板之上；第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。

根据另外的实施例，一种存储卡包括存储器和存储器控制器，存储器控制器被被配置成控制所述存储器的操作。所述存储器包括：第一芯片，被设置在基板之上；第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。

附图说明

结合附图和所附详细描述，本公开的实施例将变得更加显而易见，其中：

图1是说明根据本公开的一个实施例的芯片层叠封装体的立体图；

图2是沿着图1中的I-I’线截取的截面图；

图3是图1中所示的芯片层叠封装体的侧面图；

图4是说明根据本公开的一个实施例的芯片层叠封装体的立体图；

图5是沿着图4中的II-II’线截取的截面图；