[发明专利]半导体装置

说明书

技术领域

本发明涉及一种用于处理大功率的高耐压半导体装置。

背景技术

专利文献1中公开了一种在衬底上隔着埋入式氧化膜(SiO₂膜)形成有SOI(Semiconductor On Insulator)层的半导体装置。在SOI层形成有IGBT。在形成有IGBT的区域的正下方的埋入式氧化膜和衬底之间形成有空隙(空洞区域)。

专利文献1：日本特开平02-168646号公报

通过在埋入式绝缘膜和衬底之间形成空洞区域，从而能够使半导体装置实现高耐压化。但是，若形成空洞区域则存在半导体装置的机械强度降低的问题。如果半导体装置的机械强度降低，则存在例如当进行针对半导体装置的电极的导线接合时、或者进行半导体装置的树脂密封时半导体装置受到损伤的问题。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于，提供一种半导体装置，其在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压，并具有充分的机械强度。

本发明所涉及的半导体装置的特征在于，具有：衬底；埋入式绝缘膜，其形成于该衬底之上；SOI层，其形成于该埋入式绝缘膜之上；绝缘膜，其以从该SOI层的表面到达该埋入式绝缘膜的方式形成，将该SOI层划分为第一SOI层和与该第一SOI层绝缘的第二SOI层；元件，其形成于该第一SOI层；以及电极，其在一端具有位于该第二SOI层的正上方的焊盘，另一端与该第一SOI层相连接。在该第一SOI层正下方的该埋入式绝缘膜和该衬底之间具有空洞区域，该第二SOI层正下方的该埋入式绝缘膜的至少一部分与该衬底直接接触。

发明的效果

根据本发明，能够制造出在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压，并具有充分的机械强度的半导体装置。

附图说明

图1是本发明的实施方式1所涉及的半导体装置的剖面图。

图2是图1的半导体装置的俯视图。

图3是对比例的半导体装置的剖面图。

图4是图3的半导体装置的俯视图。

图5是本发明的实施方式2所涉及的半导体装置的剖面图。

图6是本发明的实施方式3所涉及的半导体装置的剖面图。

图7是本发明的实施方式4所涉及的半导体装置的剖面图。

图8是本发明的实施方式5所涉及的半导体装置的剖面图。

标号的说明

10半导体装置，12衬底，14埋入式绝缘膜，16氧化膜，18、154空洞区域，20SOI层，20a第一SOI层，20b第二SOI层，20c第三SOI层，22、22a、22b绝缘膜，30、50元件，61表面绝缘层，61a下部绝缘层，61b上部绝缘层，70、72、74、76、78、80、82、84、86、88电极，70a、72a、74a、76a、78a焊盘，200、250、300、350半导体装置，202a、202b绝缘膜，252埋入式多晶硅，302埋入式电极，352追加绝缘层，354追加埋入式电极。

具体实施方式

下面，参照附图，对本发明的实施方式所涉及的半导体装置进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复的说明。

实施方式1

图1是本发明的实施方式1所涉及的半导体装置10的剖面图。半导体装置10具有衬底12。衬底12为例如N型硅材料，电接地(与基准电位连接)。衬底12之上形成有埋入式绝缘膜14。埋入式绝缘膜14由例如硅氧化膜形成，这里的埋入式绝缘膜有时也被称为BOX(Buried Oxide)。

埋入式绝缘膜14之上形成有SOI层20。SOI层20是埋入式绝缘膜14上的硅薄膜。以从SOI层20的表面到达埋入式绝缘膜14的方式形成有绝缘膜22。绝缘膜22是例如硅氧化膜，以在SOI层20设置沟槽(槽)后利用硅氧化膜填埋该沟槽的公知的制造方法形成。

利用绝缘膜22，SOI层20被划分为：作为高电位电路形成区域的第一SOI层20a；与第一SOI层20a绝缘，作为高电位电路接合设置区域的第二SOI层20b；以及与第一SOI层20a绝缘且与第二SOI层20b绝缘，作为低电位电路形成区域的第三SOI层20c。如图1明确所示，绝缘膜22a形成于第一SOI层20a和第二SOI层20b之间。此外，绝缘膜22b形成于第二SOI层20b和第三SOI层20c之间。