[发明专利]一种片上变压器

说明书

技术领域

本发明涉及集成电路领域，更具体地，涉及一种集成电路片上变压器结构。

背景技术

片上变压器广泛应用于射频集成电路(RFIC)的设计，如功率放大器(PA)、低噪声放大器(LNA)、混频器(Mixer)、压控振荡器(VCO)等。片上变压器一般用来实现单端信号和差分信号之间的转变，也可以用来实现宽带匹配、信号反馈、功率合成等功能，所以片上变压器的性能好坏直接决定所设计电路的性能。

通常来说，主线圈和次线圈之间的耦合系数k是片上变压器的主要性能之一，k值越大，主线圈和次线圈之间的耦合越紧，片上变压器的效率越高。从线圈绕线形式上，目前片上变压器主要采用交错互绕结构，该结构的主线圈和次线圈相互交叉绕线，如图1a-1d所示；从变压器的几何形状上，目前片上变压器主要采用矩形，而且以正方形居多；从金属层数上，片上变压器主要采用最顶层金属走线，以CMOS工艺为例说明，主流的射频CMOS工艺顶层金属最厚，如TSMC180nm1P6M射频CMOS工艺顶层金属厚度高达4.6μm，所以采用单层金属走线完全可以满足设计要求，在没有超厚顶层金属的情况下，变压器一般采用多层金属并联走线来增加耦合系数；从金属宽度上，根据设计效率和工作频率要求，变压器主线圈和次线圈的宽度一般都大于厚度，有时可能达到几十微米。在射频工作频段，趋肤效应和邻近效应是影响片上变压器性能的主要因素，片上变压器主线圈和次线圈的宽度达到一定值以后，由于线圈等效面积的增加，以上两种效应带来的负面影响更加显著，直接导致片上变压器性能的下降。

图1所示为现有技术的片上变压器结构，其中图1a所示为主次线圈比为1:1的片上变压器100，100由主线圈100a、次线圈100b、主线圈接头100c和次线圈接头100d组成，100为单层变压器，该层一般采用工艺的最顶层金属制造。为了避免同层主次线圈短路，次线圈接头100d需要采用次顶层金属100g走线，次线圈100b首先通过过孔100f和次顶层金属100g相连，然后通过一段100g引出来，最后通过一个过孔接到顶层金属100e，所以片上变压器100需要两层金属和一层过孔实现。片上变压器100的尺寸如下：线圈宽度W为20μm，线间距为1μm。

图1b所示为主次线圈比为2:2的片上变压器101，和100一样，101由主线圈101a、次线圈101b、主线圈接头101c和次线圈接头组成，101为单层变压器。为了避免同层主次线圈短路，金属线101d、101e、101k和101m用来连接主次线圈，由于线圈的增加，需要三层金属才能实现变压器101，顶层金属101f通过过孔101i和次顶层金属101g相连，次顶层金属101g通过过孔101j和下一层金属101h相连。片上变压器101的尺寸如下：线圈宽度W为20μm，线间距为1μm。

图1c为主次线圈比为2:2的片上变压器102，和100一样，102由主线圈102a、次线圈102b、主线圈接头102c和次线圈102e接头组成，102为多层变压器。片上变压器102的主次线圈的三维结构如102d描述，主次线圈由三层金属组成，其中主线圈由102f、102g、102h组成，次线圈由102i、102j、102k组成，为了避免同层主次线圈短路，次线圈接头102e需要通过过孔连接到下面两层金属102m、102n，最后再接出来，这样片上变压器102需要五层金属和四层过孔实现，片上变压器102的尺寸如下：线圈宽度W为11μm，线间距为1μm。

图1d为主次线圈比为4:4的片上变压器103，103由主线圈103a、次线圈103b、主线圈接头和次线圈接头组成，103为多层变压器，103同102类似，同样需要五层金属和四层过孔实现。片上变压器103的尺寸如下：线圈宽度W为11μm，线间距为1μm。

以上图1a-1d为现有技术所设计的片上变压器，其中图1a-1b为单层变压器，适合顶层金属较厚的射频集成电路制造工艺，图1c-1d为多层变压器，适合普通集成电路制造工艺，为了降低片上变压器的损耗，线圈宽度一般较大(大于10μm)，这样在射频范围，由于涡流效应、趋肤效应的影响，线圈上面的损耗增加，降低片上变压器的耦合系数，影响其所应用的射频集成电路性能。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供一种片上变压器，通过将片上变压器的主线圈和次线圈各自拆分为多条并联的主子线圈和次子线圈，解决现有片上变压器耦合系数低、损耗高的技术问题，尤其适用于射频集成电路。