[发明专利]一种半导体器件终端环的拐角结构、制造工艺及光掩膜板

说明书

技术领域

本发明涉及一种半导体器件终端环及其制造工艺，尤其涉及一种半导体器件终端环的拐角结构、制造工艺及制造用的光掩膜板。

背景技术

半导体技术行业中，其功率电子器件，特别是高压器件，为了提高表面击穿电压，需要人为设置低掺杂区，以使平面p-n结表面附近处的电场得以分布均匀并减弱。

目前人为设置上述低掺杂区多采用RESURF技术，即降低表面电场技术，其原理为：对于一个外延平面p-n结，当外延层厚度较大时，在反向电压下外延层不能完全耗尽，则在p-n结表面处的耗尽层宽度较小，该处的电场较强，因而表面击穿电压较低；当外延层厚度较小时，外延层能够完全耗尽，则在p-n结表面处的耗尽层宽度较大，因而该处的电场减弱，击穿电压增高；进一步，当外延层厚度很小时，不仅外延层能够完全耗尽，而且很大一部分外延层也被耗尽了，即相当于p-n结表面处的耗尽层宽度大大增加，则电场大大减弱，因而表面击穿电压能够大大提高。

基于外延层完全耗尽所带来的这样一种效果，因此就提出了能够明显降低表面击穿影响的RESURF二极管的结构；在这种结构中，外延层很薄，而且掺杂浓度适当，以保证整个外延层在反向电压下能够完全耗尽；二极管的核心是横向的n+-p+结，这种二极管的击穿电压即很接近体内击穿电压。这种降低表面电场、提高击穿电压的方法就是RESURF技术。

实际应用中，高压器件芯片的终端环(也称终端耐压环)是封闭的环形，拐角的地方由于柱面、球面效应，其局部电场分布与平边的电场分布会有所不同。上述RESURF技术的低掺杂区的掺杂浓度是不变的，所以其表面击穿电压的分界明显，难以实现平滑过渡，而且其平边与拐角的过渡也不够平滑。

发明内容

本发明的目的就在于为了解决上述问题而提供一种基于掺杂浓度变化的半导体器件终端环的拐角结构、制造工艺及光掩膜板。

本发明通过以下技术方案来实现上述目的：

一种半导体器件终端环的拐角结构，以所述终端环的圆心为中心，所述终端环的弧形拐角部位由内向外分为多个弧形条状区域，多个所述弧形条状区域的掺杂浓度由内而外逐渐减小。

作为优选，所述弧形条状区域为五个。

一种半导体器件终端环的拐角结构的制造工艺，包括以下步骤：

(1)准备N型衬底或P型衬底：电阻率为10～200欧姆·厘米；

(2)在N型衬底或P型衬底上生长注入前氧化层；

(3)旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为：以所述光掩膜板的中点为中心，所述光掩膜板的弧形拐角部位的透光区面积由内而外逐渐减小；

(4)通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1e12atom/cm2～1e15atom/cm2；

(5)通过高温氧化推结，炉管温度为850℃～1200℃，持续时间为30分钟～300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；

(6)对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；

(7)淀积TEOS作为层间介质；

(8)溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。

具体地，所述步骤(3)中的光掩膜板的弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。

一种用于半导体器件终端环制造的光掩膜板，包括弧形拐角部位，以所述光掩膜板的中点为中心，所述弧形拐角部位的透光区面积由内而外逐渐减小。

具体地，所述弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。

本发明的有益效果在于：

本发明通过逐渐改变半导体器件终端环拐角部位的掺杂浓度，所以其表面击穿电压的分界趋缓，能够实现平滑过渡，而且终端环的平边与拐角的过渡也变得平滑，提高了半导体器件终端环的耐压性能；通过一次光刻和硼离子注入的工艺来形成上述掺杂浓度变化的终端环拐角部位，能实现上述终端环的制造；采用透光区面积由内而外逐渐减小的光掩膜板进行曝光、显影，便于制造上述终端环。

附图说明

图1是本发明所述半导体器件终端环的俯视结构示意图；