[发明专利]一种半导体器件及其制作方法和电子装置

说明书

本发明公开了一种半导体器件及其制作方法和电子装置，在半导体衬底上依次形成有第一硬掩膜层、第二硬掩膜层、牺牲层和第三硬掩膜层；执行刻蚀工艺以形成浅沟槽；在所述浅沟槽中填充隔离材料层；回刻蚀去除所述牺牲层；去除所述第二硬掩膜层；去除所述第一硬掩膜层；在露出的所述半导体衬底上形成隧穿氧化物层；在所述半导体衬底上形成浮栅材料层；执行平坦化工艺。根据本发明的制作方法提供了良好的工艺窗口用于浅沟槽隔离结构氧化物层和浮置栅极多晶硅的形成；良好地控制了浮置栅极的轮廓；浮置栅极的物理轮廓有利于提高器件耦合率。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件及其制作方法和电子装置。

背景技术

存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。

随机存储器，例如DRAM与SRAM(静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮栅概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。

闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。在嵌入逻辑电路的闪存存储器技术逐渐成熟、存储速度不断加快、成本逐渐下降的发展过程中，人们开始对其制作方法提出了新的要求。

嵌入式闪存存储器面临着平衡闪存电路模块和逻辑电路模块不同要求的挑战。较高的耦合率有利于嵌入式闪存存储器具有良好的性能，耦合率随着ONO介电层(隧穿氧化物层)长度比例的增加而变化。在固定的倾斜关键尺寸的条件下，在形成浅沟槽隔离结构氧化物和浮置栅极时要求没有空洞的形成，而关键尺寸和填充的纵横比决定浅沟槽隔离结构氧化物和浮置栅极中空洞的形成。较大的有源区的键尺寸将引起浅沟槽隔离结构沉积时空洞的形成。通常采用自对准方法形成浮置栅极代替在有源区上形成氮化硅层，较小的有源区关键尺寸将引起浮置栅极填充时空洞的形成。

因此，需要一种新的制作嵌入式闪存存储器的方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明实施例一提出一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成有第一硬掩膜层、第二硬掩膜层、牺牲层和第三硬掩膜层；依次刻蚀所述第三硬掩膜层、所述牺牲层、所述第二硬掩膜层、所述第一硬掩膜层和所述半导体衬底，以形成浅沟槽；在所述浅沟槽中填充隔离材料层，通过平坦化工艺使得所述隔离材料层的表面与所述牺牲层的表面齐平；回刻蚀去除所述牺牲层，以使所述隔离材料层的顶部回刻蚀为椭圆形或者子弹头形；去除所述第二硬掩膜层，以使所述隔离材料层的中部和底部垂直；去除所述第一硬掩膜层以露出所述半导体衬底；在露出的所述半导体衬底上形成隧穿氧化物层；在所述半导体衬底上形成浮栅材料层，所述浮栅材料层覆盖所述隔离材料层和所述隧穿氧化物层；执行平坦化工艺，以形成浮置栅极。

示例性地，所述第一硬掩膜层的材料为氧化物，所述第二硬掩膜层的材料为氮化物，所述第二硬掩膜层的厚度为200埃至1000埃。

示例性地，所述牺牲层的材料为多晶硅，所述第三硬掩膜层的材料为氧化硅。

示例性地，所述浮置栅极的厚度为200埃至1000埃。

示例性地，还包括在去除所述第二硬掩膜层之后执行注入工艺的步骤。