[发明专利]半导体器件

说明书

本申请是申请日为2011年8月31日、申请号为201110264514.4、发明名称为“半导体器件及制造半导体器件的方法”的发明专利申请的分案申请。

技术领域

此处所讨论的实施例涉及一种半导体器件及一种制造半导体器件的方法。

背景技术

随着半导体器件的小型化与高集成化，因沟道杂质的统计波动而引起的晶体管的阈值电压的波动变得非常显著。阈值电压是决定晶体管性能的重要参数之一，为了制造高性能及高可靠性的半导体器件，降低因杂质的统计波动而引起的阈值电压的波动是很重要的。

作为降低因统计波动而引起的阈值电压的波动的一种技术，提出了在具有陡峭的(steep)杂质浓度分布的高掺杂沟道杂质层上形成非掺杂外延硅层的技术。

下述是相关实例：美国专利第6,482,714号；美国专利公布第2009/0108350号；A.Asenov于IEEE《Transactions on Electron Devices》1999年第46卷第8期第1718页发表的“Suppression of Random Dopant-Induced Threshold Voltage Fluctuations In Sub-0.1-μm MOSFET’s with Epitaxial and δ-doped Channels”；Woo-Hyeong Lee于《Microelectron.Reliab.》1997年第37卷第9号期1309-1314页发表的“MOS Device Structure Development for ULSI:Low Power/High Speed Operation”；以及A.Hokazono etal.于IEDM09-673发表的“Steep Channel Profiles in n/pMOS Controlled by Boron-Doped Si:C Layers for Continual Bulk-CMOS Scaling”。

用于在半导体器件制造工艺中结合上述提到的技术的方法还没有具体地提出来。例如，当上述提到的技术被应用至制造包括低电压晶体管及高电压晶体管的半导体器件的方法中时会出现新的问题，而这些问题的解决手段还没有被具体地讨论出来。

发明内容

因此，实施例的一个方案的目的是提供一种半导体器件及一种制造半导体器件的方法，其满足低电压晶体管和高电压晶体管两者的需要，且能够实现高性能及高可靠性。

根据实施例的一个方案，提供了一种制造半导体器件的方法，包括：利用暴露出第一区域的第一掩模，在半导体衬底的所述第一区域中离子注入第一导电类型的第一杂质；利用暴露出第二区域的第二掩模，在所述半导体衬底的所述第二区域中离子注入所述第一导电类型的第二杂质，所述第二杂质的扩散常数小于所述第一杂质或者小于所述第一杂质和抑制所述第一杂质扩散的第三杂质；激活所述第一杂质和所述第二杂质，以在所述第一区域中形成第一杂质层，并且在所述第二区域中形成第二杂质层；在形成有所述第一杂质层和所述第二杂质层的所述半导体衬底上方外延生长半导体层；在所述第一区域和所述第二区域中的所述半导体层上方形成第一栅极绝缘膜；利用暴露出所述第二区域的第三掩模，除去所述第二区域中的所述第一栅极绝缘膜；在所述第二区域中的所述半导体层上方形成比所述第一栅极绝缘膜薄的第二栅极绝缘膜；以及在所述第一栅极绝缘膜上方形成第一栅电极，并且在所述第二栅极绝缘膜上方形成第二栅电极。