[发明专利]一种老化板

说明书

本发明实施例涉及半导体芯片品质可靠性技术领域，尤其涉及一种老化板，操作简单，通用性强。本发明实施例中第一排针上的第一针脚和第二针脚连通，且第一针脚或第二针脚接地；第二排针上的第一针脚连通S端口、第二针脚连通G端口；第三排针上的第一针脚至第三针脚分别连通G端口、D端口和S端口；第四排针上的第一针脚至第三针脚均连接VCC。由于可通过在排针上插接短路冒的方式实现S端口、D端口、G端口中任一端口接地或接电源，因此可在该老化板上仅通过改变短路冒的插接即可进行多种实验，进一步提高了老化板的通用性。

技术领域

本发明涉及半导体芯片品质可靠性技术领域，尤其涉及一种老化板。

背景技术

随着半导体技术的不断发展，芯片的应用领域开始不断延伸，且对芯片的可靠性要求也越来越高。为了确保芯片的可靠性，通常会对芯片进行老化测试(Burn-in Test)，即在芯片被制造出来之后，常将芯片装在一个老化板上，在高温下，对硅器件一般来说为150℃及以上，使芯片尽早地暴露出器件中的缺陷，从而检测出有缺陷的器件。

目前业界通用的老化板，需要通过在老化板上拔插配件(跳线、电阻)的方式来分析芯片的失效模式。该种试样方法中：配件的拔插工序耗时较长，降低工作效率；且通常为了保证老化板良好的接触性，老化板上配件的拔插孔通常设计较紧密，经常拔插配件会导致配件损耗严重。

基于上述问题，现亟需一种操作简单，通用性强的新型老化板。

发明内容

本发明实施例提供一种老化板，操作简单，通用性强。

本发明实施例提供一种老化板，包括：

基板，基板上设置有用于插接被测器件的插座以及第一排针至第四排针，插座包括源极S端口、漏极D端口、栅极G端口；

第一排针上的第一针脚和第二针脚连通，且第一针脚或第二针脚接地；

第二排针上的第一针脚连通S端口、第二针脚连通G端口；

第三排针上的第一针脚至第三针脚分别连通G端口、D端口和S端口；

第四排针上的第一针脚至第三针脚均连接VCC；

第一排针的第一针脚、第二针脚分别与第二排针的第一针脚、第二针脚位置相对，第三排针的第一针脚至第三针脚分别与第四排针的第一针脚至第三针脚位置相对。

较佳的，第一排针和第二排针平行；第三排针与第四排针平行。

较佳的，第一排针与第二排针之间的第一间距与第三排针与第四排针之间的第二间距相等。

较佳的，第二排针的第一针脚与第二针脚之间的间距、第三排针的第一针脚至第三针脚的相邻针脚之间的间距、第四排针的第一针脚至第三针脚的相邻针脚之间的间距均等于第一间距。

较佳的，第四排针上的第一针脚至第三针脚与VCC之间串接保险丝和电阻。

较佳的，第一排针的第一针脚与第二排针的第一针脚之间插接有短路冒；第一排针的第二针脚与第二排针的第二针脚之间插接有短路冒；第三排针的第二针脚与第四排针的第二针脚之间插接有短路冒。

较佳的，第一排针的第一针脚与第二排针的第一针脚之间插接有短路冒；第三排针的第二针脚与第三针脚之间插接有短路冒；第三排针的第一针脚与第四排针的第一针脚之间插接有短路冒。

较佳的，第一排针的第二针脚与第二排针的第二针脚之间插接有短路冒；第三排针的第一针脚与第二针脚之间插接有短路冒；第三排针的第三针脚与第四排针的第三针脚之间插接有短路冒。