[发明专利]一种混合存储单元的读取电路结构

说明书

技术领域

本发明涉及一种混合存储单元的读取电路结构，属于非易失性存储器技术领域。

背景技术

随着新兴的非易失性器件的不断发展，尤其是自旋转移力矩存储器STT-RAM(Spin Transfer Torque Random Access Memory)和阻变存储器RRAM(Resistive Random Access Memory)，使得normally off计算机在不久的将来成为可能。尽管STT-RAM具有快的读写速度，低功耗，无限次读写，非易失性等优势，但随着工艺技术节点的持续微缩，其数据保持能力面临巨大的挑战，在一定程度上限制了其作为大容量存储的应用。RRAM由于简单的存储单元结构，高的集成度及长的数据保持能力，是另一种很有竞争力的非易失性存储器。但由于其较慢的读写速度及相对较低的反复读写次数，在一定程度上限制了其高速计算的应用。另外，当非易失性器件用于计算时，必须确保高速及低功耗，并不要求较长的数据保持能力；而当非易失性器件用于存储时，则需要较高的集成度和长的数据保持能力。STT-RAM和RRAM的混合存储单元结构HMC(Hybrid Memory Cell)，如附图1所示，便是能够同时满足两种要求的新型混合存储单元结构。本发明针对此种HMC结构提出了一种新型的读取方法，可快速、准确地读取HMC的工作模式及其在高速计算模式下的逻辑值。

发明内容

一、发明目的：

针对上述背景中提到的新型混合存储单元HMC，本发明提出了一种混合存储单元的读取电路结构，该结构可快速、准确地读取HMC的工作模式及其在高速计算模式下的逻辑值。

二、技术方案：

附图1是本发明一种混合存储单元的读取电路结构所涉及的非易失性存储单元的两种结构示意图，它由混合存储单元HMC同一个选择晶体管串联而成。此处的选择晶体管可以是N型(N_XY)或P型(P_XY)，分别如附图1(a)和附图1(b)所示。以附图1(a)为例，混合存储单元HMC中的RRAM存储单元MIM(Metal insulator Metal)的一端连接位线BL(Bit Line)，另一端连接混合存储单元HMC中的STT-MRAM存储单元MTJ(Magnetic Tunnel Junction)的一端(如自由层或固定层)；MTJ的另一端连接N型晶体管的源极/漏极；N型晶体管的漏极/源极连接源线SL(Source Line)；N型晶体管的栅极连接字线WL(Word Line)。

本发明一种混合存储单元的读取电路结构如附图2所示，它由一个反相器(Inverter)和一个感知放大器(Sense Amplifier，简写为S.A)及一个非易失性存储单元共同组成，反相器的输入端连接混合存储单元中选择晶体管的漏极，即连接点X；感知放大器的两个输入端一个接参考电压信号，另一个也接到混合存储单元中选择晶体管的漏极，即连接点X。

该反相器由一个P型和一个N型晶体管构成，如附图2所示，其功能是产生一个与输入信号相反的逻辑信号；

该感知放大器可为传统的电压比较放大器，其功能是通过放大比较两个输入电压信号输出相应的逻辑值；

该非易失性存储单元由选择晶体管和混合存储单元HMC串联构成，如附图2所示，此处的选择晶体管是N型或P型，混合存储单元HMC中的RRAM存储单元MIM的一端连接位线BL，另一端连接混合存储单元HMC中的STT-MRAM存储单元MTJ的一端；STT-MRAM存储单元MTJ的另一端连接N型晶体管的源极/漏极；N型晶体管的漏极/源极连接源线SL；N型晶体管的栅极连接字线WL，其功能是可实现高速计算和大容量存储。

该读取电路结构的工作状况分为三个阶段：

第一阶段：通过控制WL、BL及SL来选择待读取的混合存储单元HMC。