[发明专利]半导体存储器有效
申请号: | 201410344421.6 | 申请日: | 2014-07-18 |
公开(公告)号: | CN104299643B | 公开(公告)日: | 2019-05-28 |
发明(设计)人: | 高桥弘行 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C11/4091 | 分类号: | G11C11/4091;G11C11/4097 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 | ||
1.一种半导体存储器,包括:
存储器单元阵列,所述存储器单元阵列具有多个存储器单元;
多个位线对,所述多个位线对与所述存储器单元阵列的各列相对应地放置;以及
读出放大器,所述读出放大器与所述多个位线对相对应地放置成多个,并且每个所述读出放大器放大所述多个位线对之中的对应的一个位线对之间的电势差,
其中,每个所述读出放大器包括:
预充电晶体管,每个所述预充电晶体管具有扩散层并且对所述多个位线对之中的所述对应的一个位线对进行预充电;
开关晶体管,每个所述开关晶体管具有与所述预充电晶体管的所述扩散层一体形成的扩散层,并且将所述多个位线对之中的所述对应的一个位线对选择性地连接到公共总线,以及
放大器部,所述放大器部包括与所述多个位线对之中的所述对应的一个位线对连接的至少两个晶体管,并且用于放大在所述多个位线对之中的所述对应的一个位线对之间的电势差,
其中,每个所述开关晶体管的栅极具有沿着与所述位线方向垂直的垂直方向的纵向方向,
其中,通过所述放大器部在所述垂直方向上的宽度来限定所述读出放大器的读出放大器节距,
其中,将所述读出放大器中所包含的所述放大器部在所述垂直方向上以所述读出放大器节距重复放置,以及
其中,每个所述开关晶体管的栅极延伸至相邻的读出放大器节距。
2.根据权利要求1所述的半导体存储器,
其中,所述预充电晶体管的栅极的纵向方向沿着垂直方向,并且
其中,所述预充电晶体管的所述栅极延伸至所述相邻的读出放大器节距。
3.根据权利要求1所述的半导体存储器,
其中,所述预充电晶体管包括用于均衡所述位线对的均衡晶体管,并且
其中,在所述均衡晶体管中与位线连接的扩散层和在所述开关晶体管中与位线连接的扩散层是共用的。
4.根据权利要求1所述的半导体存储器,
其中,所述预充电晶体管包括用于均衡所述位线对的均衡晶体管和固定于预充电电势的固定晶体管,并且
其中,在所述均衡晶体管中与所述位线连接的扩散层和在所述固定晶体管中与位线连接的扩散层是共用的。
5.根据权利要求1所述的半导体存储器,其中,
所述扩散层延伸至所述相邻的读出放大器节距。
6.根据权利要求5所述的半导体存储器,其中,
所述扩散层一体地形成在所述垂直方向上相邻的两个读出放大器中。
7.根据权利要求6所述的半导体存储器,其中,
所述公共总线连接到被所述垂直方向上相邻的所述两个读出放大器共用的所述扩散层。
8.根据权利要求1所述的半导体存储器,
其中,多个所述读出放大器公共地共用所述公共总线,
其中,通过选择性地导通多个所述读出放大器的所述开关晶体管并且将所述多个位线对中的一个连接到所述公共总线来选择列,
其中,位于相邻I/O的边界处的列的两侧的列的列地址是相同的,并且
其中,所述开关晶体管的所述栅极形成为跨所述相邻I/O的边界。
9.根据权利要求1所述的半导体存储器,其中,
所述开关晶体管的栅极的纵向方向沿着位线方向。
10.根据权利要求9所述的半导体存储器,
其中,所述预充电晶体管包括用于均衡所述位线对的均衡晶体管,并且
其中,对于所述均衡晶体管的位线侧和所述开关晶体管的位线侧,所述扩散层是共用的。
11.根据权利要求9所述的半导体存储器,
其中,所述预充电晶体管包括用于均衡所述位线对的均衡晶体管和固定于预充电电势的固定晶体管,并且
其中,对于所述均衡晶体管的位线侧和所述固定晶体管的位线侧,所述扩散层是共用的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410344421.6/1.html,转载请声明来源钻瓜专利网。