[发明专利]半导体存储器

说明书

本发明涉及半导体存储器。半导体存储器包括：存储器单元阵列，其具有多个存储器单元；多个位线对，与存储器单元阵列的各列相对应地放置；读出放大器，与多个位线对相对应地放置成多个，用于放大在位线对之间的电势差，其中，读出放大器具有：预充电晶体管，其每一个具有扩散层并且对位线对进行预充电；以及开关晶体管，其每一个具有与预充电晶体管的扩散层一体形成的扩散层，用于将多个位线对选择性地连接到公共总线。

相关申请的交叉引用

于2013年7月18日提交的日本专利申请No.2013-149324的公开，包括说明书、附图和摘要，通过引用整体并入本文。

技术领域

本发明涉及半导体存储器。

背景技术

日本未经审查的专利申请公布No.Hei8(1996)-279602公开了一种半导体存储器装置。该公开中的半导体存储器装置具有存储器单元，位线对、读出放大器和列开关。读出放大器和列开关以小于位线对节距的两倍的节距布置。

发明内容

在半导体存储器中，要求进一步减小面积。

通过描述本说明书和附图，其它主题和新颖特征将变得清楚。

在半导体存储器的优选实施例中，扩散层对于开关晶体管和预充电晶体管是共用的，或者读出放大器的节距与预充电部和Y开关部的节距是不同的。

根据优选实施例，电路面积可以减小。

附图说明

图1是示意性示出半导体存储器的构造的视图；

图2是示意性示出半导体存储器的构造的视图；

图3是示意性示出半导体存储器的构造的视图；

图4是示意性示出半导体存储器的构造的视图；

图5是示出读出放大器的电路图的视图；

图6是示出常规读出放大器的布局图；

图7是示出根据优选实施例的读出放大器的构造的概念图；

图8是示出根据优选实施例的读出放大器的另一个构造的概念图；

图9是根据实施例1的读出放大器的布局图；

图10是示出在提供给读出放大器的放大区域中的晶体管的布置示例的布局图；

图11是示出在提供给读出放大器的放大区域中的晶体管的布置示例的布局图；

图12是示出在提供给读出放大器的放大区域中的晶体管的布置示例的布局图；

图13是示意性示出用于选择Y开关部中的列的布置示例的视图；

图14是示意性示出用于选择Y开关部中的列的布置示例的视图；

图15是示意性示出用于选择Y开关部中的列的布置示例的视图；

图16是示出根据实施例2的读出放大器的Y开关部中的晶体管的布置示例的布局图；

图17是示出根据实施例2的读出放大器的Y开关部中的晶体管的布置示例的布局图；

图18是示出根据实施例2的读出放大器的Y开关部中的晶体管的布置示例的布局图；

图19是示出根据实施例2的读出放大器的Y开关部中的晶体管的布置示例的布局图；

图20是示出根据实施例3的读出放大器的预充电部中的晶体管的布置示例的布局图；

图21是示出根据实施例3的修改形式1的读出放大器的预充电部中的晶体管的布置示例的布局图；