[发明专利]半导体结构及其制造方法

说明书

本发明提供了一种用于形成半导体结构的方法。根据一些实施例，该方法包括提供衬底和形成在衬底上方的导电部件；在导电部件上方形成低k介电层；形成与导电部件对准的接触沟槽；以及选择性生长密封层，其中，密封层是形成在接触沟槽的侧壁上的单分子层。本发明还提供了半导体结构。

相关申请的交叉引用

本发明涉及以下共同转让的专利申请，其全部内容结合于此作为参考：2014年3月21日提交的标题为“Semiconductor Structure and Method Making the Same”的第14/222/295号(代理人卷号TSMC2013-1809/24061.2750)美国专利申请。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体结构及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每代IC都具有比前一代IC更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造过程中的类似的发展。

在IC演进的过程中，在几何尺寸(即，可以使用制造工艺创建的最小组件或线)减小的同时，功能密度(即，单位芯片面积上的互连器件的数量)普遍增加。该按比例缩小的工艺通常通过提高生产效率以及降低相关成本提供益处。这种按比例缩小还产生了相对较高的功耗值，这可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功耗器件来解决。CMOS器件通常形成有导电部件、蚀刻停止层、密封层和/或势垒层。期望当部件尺寸不断减小时降低电阻并改善器件性能。因此，期望具有用于半导体器件中的密封层的改进的方法和结构。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成半导体结构的方法，包括：提供衬底和在所述衬底上方形成有导电部件；在所述导电部件上方形成低k介电层；形成与所述导电部件对准的接触沟槽；以及选择性地生长密封层，其中，所述密封层是形成在所述接触沟槽的侧壁上的单分子层。

在该方法中，使用选自由原子层沉积和化学汽相沉积所组成的组的方法选择性地生长所述密封层。

在该方法中，将沉积压力控制在约10托到约60托的范围内。

在该方法中，沉积温度在约200℃到约450℃的范围内。

在该方法中，使用含Si前体R-SiCl3通过以下反应来选择性地生长所述密封层：R-SiCl₃+Si-OH→Si-O-SiR+HCl，其中，R是烷基链。

在该方法中，所述含Si前体包括十八烷基三氯硅烷CH₃(CH₂)₁₇SiCl₃。

在该方法中，所述含Si前体的流速在约200sccm到约2000sccm的范围内。

在该方法中，所述密封层与所述接触沟槽的侧壁自对准，以及其中，所述密封层包括：亲水侧面，由所述含Si前体的亲水基团和所述接触沟槽的侧壁上的-OH基团之间的反应形成，所述亲水侧面与所述低k介电层直接接触，以及疏水侧面，背对所述接触沟槽的侧壁。

该方法进一步包括：在所述导电部件和蚀刻停止层之间形成覆盖层，所述覆盖层与所述导电部件的顶面自对准。

该方法进一步包括：在所述低k介电层和所述导电部件之间形成蚀刻停止层。

该方法进一步包括：形成与所述密封层和所述接触沟槽的底部共形的势垒层。