[发明专利]电路板和电路板的制造方法在审
申请号: | 201410345162.9 | 申请日: | 2014-07-18 |
公开(公告)号: | CN104302113A | 公开(公告)日: | 2015-01-21 |
发明(设计)人: | 中村武信;森由明;佐佐木悠 | 申请(专利权)人: | 揖斐电株式会社 |
主分类号: | H05K3/22 | 分类号: | H05K3/22 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路板 制造 方法 | ||
1.一种电路板,是层叠绝缘层和导体图案而得到的,该电路板的特征在于,
在上述导体图案中存在修复断线而得到的断线修复部位,
在上述断线修复部位设置有:
第一导电层,其将该断线修复部位的端部间连接,并且具有高于上述导体图案的电阻率的第一电阻率;以及
第二导电层,其覆盖上述第一导电层,并且具有低于上述第一电阻率的第二电阻率。
2.根据权利要求1所述的电路板,其特征在于,
上述第一导电层是含有金属颗粒的导电性糊剂被干燥固化而得到的导电性糊剂层,
上述第二导电层是由金属镀层构成的镀层。
3.根据权利要求2所述的电路板,其特征在于,
上述导电性糊剂层的表面是由上述金属颗粒的聚集而引起的凹凸面,
上述镀层无缝地进入到上述凹凸面中的凹部。
4.根据权利要求1~3中的任一项所述的电路板,其特征在于,
上述第二导电层以在上述第二导电层与通过上述第一导电层而连接的上述导体图案的上述断线修复部位的两个端部之间不夹持上述第一导电层的方式直接覆盖上述导体图案的上述断线修复部位的两个端部。
5.根据权利要求4所述的电路板,其特征在于,
上述导体图案和上述第二导电层由铜构成。
6.根据权利要求1~5中的任一项所述的电路板,其特征在于,
上述第二导电层的厚度为0.1μm以上且20μm以下。
7.一种电路板的制造方法,是层叠绝缘层和导体图案而成的电路板的制造方法,该制造方法的特征在于,
在层叠在上述绝缘层上的上述导体图案中产生断线部位的情况下,在层叠作为上述导体图案的上层的绝缘层之前进行以下步骤:
糊剂层形成步骤,将含有金属颗粒的导电性糊剂涂敷到上述导体图案中的上述断线部位并使该导电性糊剂固化,由此形成导电性糊剂层,该导电性糊剂层将上述断线部位的端部间连接,并且具有高于上述导体图案的电阻率的第一电阻率;以及
镀层形成步骤,将上述导电性糊剂层作为供电层来进行电镀,由此形成覆盖上述导电性糊剂层并且具有低于上述第一电阻率的第二电阻率的镀层。
8.根据权利要求7所述的电路板的制造方法,其特征在于,
在上述糊剂层形成步骤中,作为上述导电性糊剂层,形成表面是由上述金属颗粒的聚集而引起的凹凸面的导电性糊剂层,
在上述镀层形成步骤中,一边使上述镀层无缝地进入到上述凹凸面中的凹部一边形成上述镀层。
9.根据权利要求7或者8所述的电路板的制造方法,其特征在于,
在上述镀层形成步骤中,以在上述镀层与上述导体图案的上述断线部位的两个端部之间不夹持上述导电性糊剂层而直接覆盖上述导体图案的上述断线部位的两个端部的方式形成上述镀层。
10.根据权利要求9所述的电路板的制造方法,其特征在于,
上述导体图案由铜构成,
在上述镀层形成步骤中,通过进行电镀铜来形成上述镀层。
11.根据权利要求7~10中的任一项所述的电路板的制造方法,其特征在于,
在上述镀层形成步骤中,作为上述镀层,形成厚度0.1μm以上且20μm以下的镀层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于揖斐电株式会社,未经揖斐电株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410345162.9/1.html,转载请声明来源钻瓜专利网。