[发明专利]一种伪差分读取非易失存储器结构

权利要求书

1.一种伪差分读取非易失存储器结构，包括伪差分读取模块、单端存储单元组成的阵列、读取复用器、逻辑控制电路、行地址译码器、列地址译码器、行电压切换电路、列电压切换电路、电荷泵以及I/O模块，其特征在于：所述伪差分读取模块包含参考模块和伪差分灵敏放大器，将单端存储单元的端口Rout连接到伪差分读取模块的输入端上，输出端为所读取的结果，所述的参考模块包含两个参考单元，参考单元为单端存储单元，其中第一参考单元上固定存储逻辑值‘1’，第二参考单元上固定存储逻辑值‘0’；固定存储逻辑值‘1’的第一参考单元的端口Rout为参考模块的第一输出端,固定存储逻辑值‘0’的第二参考单元的端口Rout为参考模块的第二输出端，参考模块的两个输出端用于输入到伪差分灵敏放大器的输入端；

伪差分灵敏放大器包括两个差分灵敏放大器以及锁存电路，在读取操作时，伪差分读取模块将待读取单端存储单元和两个参考单元分别进行差分读取，通过锁存电路最终的读取数据。

2.根据权利要求1所述的一种伪差分读取非易失存储器结构，其特征在于：单端存储单元由控制管、隧穿管和读取选择管组成，控制管的电容为隧穿管的电容十倍以上，控制管与隧穿管的共用栅极上的浮栅结构上的电压主要由控制管上的电压决定，端口C为控制管的电压输入端，端口T为隧穿管的电压输入端，端口SEN为选择管的栅极，用于输入选择信号，端口Rout为单端存储单元的读取电流读出端口，读取操作时，根据当前单端存储单元的擦除和编程窗口电压，在端口C上施加一个偏置电压Vb，端口T上施加读电压Vr，端口SEN上选择信号使能，选择管导通，读取电流由端口Rout读出输入到伪差分读取模块上。

3.根据权利要求2所述的一种伪差分读取非易失存储器结构，其特征在于：所述差分灵敏放大器具有一个输出端和两个差分信号的输入端，与两个输入端相连的为两个单端存储单元的读取电流读出端口Rout，这两个单端存储单元组成的差分结构，由差分灵敏放大器读取结果；差分灵敏放大器由两个反相器结构相互交叉连接形成正反馈，将两个输入端上的信号进行差分放大读取结果输出到差分灵敏放大器的输出端。

4.根据权利要求3所述的一种伪差分读取非易失存储器结构，其特征在于：伪差分灵敏放大器包括第一差分灵敏放大器、第二差分灵敏放大器以及锁存电路，伪差分灵敏放大器包括三个输入端，分别为第一输入端、第二输入端和第三输入端，第一输入端为第一差分灵敏放大器的一个输入端，用于输入参考模块中第一参考单元的读取端口；第二输入端为第一差分灵敏放大器和第二差分灵敏放大器共用的端口，其用于输入待读取单端存储单元的读取端口；第三输入端为第二差分灵敏放大器的一个输入端，用于输入参考模块中第二参考单元的读取端口，第一差分灵敏放大器的输出端用于输出第一差分灵敏放大器的读取结果，第二差分灵敏放大器的输出端用于输出第二差分灵敏放大器的读取结果。

5.根据权利要求4所述的一种伪差分读取非易失存储器结构，其特征在于：待读取单端存储单元接第二输入端，参考模块的第一输出端接伪差分灵敏放大器的第一输入端，参考模块的第二输出端接伪差分灵敏放大器的第三输入端。