[发明专利]闪存存储器编程禁止方案

说明书

本申请是申请号为200780050573.3、发明名称为“闪烁存储器编程禁止方案”的中国专利申请的分案申请。

技术领域

本发明总的涉及非易失性存储器，更具体地，本发明涉及非易失性闪存存储器编程方案。

背景技术

多种类型的消费电子设备产品依赖于用于保持由微控制器执行代码的数据或者软件的一些形式的大容量存储设备。这样的消费电子设备是丰富的，并且包括诸如个人数字助理(PDA)、便携式音乐播放器、便携式多媒体播放器(PMP)和数字照相机的装置。在PDA中，需要大容量存储设备用于保存应用和数据，而便携式音乐播放器和数字照相机需要大量的大容量存储设备用于保持音乐文件数据和/或图像数据。用于这样的便携式电子设备的大容量存储设备的解决方案优选尺寸小、功耗最低并且具有高存储密度。因为诸如静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的易失性存储器为了保持数据而需要不断地施加电力，所以将对存储器的选择限制到非易失性形式的存储器。如本领域内所公知的，便携式电子设备依赖于具有有限电源供应的电池。因此，优选电源移除之后仍保持数据的非易失性存储器。

虽然许多消费产品使用商用闪存存储器，但消费者在诸如具有微处理功能的蜂窝电话和装置的产品中间接使用闪存存储器。更具体地，通常在消费电子设备中存在的专用集成电路(ASIC)具有集成的闪存存储器而能够使得固件升级。无需多言，由于闪存存储器在尺寸、存储密度和速度方面的最佳折衷，使其成为用于消费电子设备的优选非易失性大容量存储的解决方案，所以闪存存储器用途十分广泛。

图1是现有技术典型的闪存存储器的总的框图。闪存存储器10包括用于控制多种功能的闪存电路的逻辑电路、用于保存地址和数据的寄存器、用于产生所需的编程和擦除电压的高电压电路和用于存取闪存存储器阵列的核心存储器电路。闪存存储器10的所示电路块的功能在本领域内应该是公知的。本领域内的普通技术人员将理解图1中所示的闪存存储器10表示许多可能配置中的一个可能的闪存存储器配置。

读操作是对存储在存储器阵列的特定存储位置(称为地址)的数据的相对直接存取。在对存储器阵列的特定块的写操作之前，该特定块首先必须通过高电压的施加而被擦除。写操作，更精确地称为编程操作，需要谨慎地施加高电压到所选择的存储位置，之后是编程验证操作以确保数据已经被正确编程。此外，由于使用了高电压，所以闪存芯片必须被设计为相对容许对未选择的存储器单元的无意编程。

图2a、2b和2c是存储器单元阵列28中使用的NAND存储器单元串的示意图。图2a是两个NAND存储器单元串的电路示意图。图2b是图2a所示的两个NAND存储器单元串的芯片布局。图2c是图2b所示的一个NAND存储器单元串沿着线A-A’的横截面视图。每个NAND存储器单元串包括32个串联的浮栅存储器单元50(每个连接到各自的字线WL0到WL31)、连接到位线54和第一浮栅存储器单元50之间的串选择晶体管52和连接到公共电源线(CSL)58和最后一个浮栅存储器单元50之间的接地选择晶体管56。串选择晶体管52的栅极接收串选择信号SSL，而接地选择晶体管56的栅极接收接地选择信号GSL。NAND存储器单元串共用公共字线、串选择SSL和接地选择GSL信号线。本领域内公知所示的NAND存储器串的结构和布置。

如前所述，根据本领域内的公知技术，首先擦除存储器阵列的NAND存储器单元串。能够选择性地擦除NAND存储器单元串的每一个块，从而可以同时擦除一个或者多个块。当成功擦除后，所有擦除的浮栅存储器单元50将具有负阈值电压。事实上，所有擦除的存储器单元50被设置为缺省逻辑状态，诸如例如逻辑“1”。编程的存储器单元50其阈值电压将被改变为正阈值电压，因此表示相反的“0”逻辑状态。

图3示出对于擦除的存储器单元和编程的存储器单元的阈值电压(Vt)分布图。由于处理和电压电源变化，擦除的和编程的阈值电压将分布在一个电压范围内。如图3所示，擦除的存储器单元将具有-3V到-1V的负阈值电压，而编程的存储器单元将具有1V到3V的正阈值电压。总的来说，通过施加高电压到单元的栅极同时保持其源极和漏极端子接地来编程该单元。高电场使得存储器单元沟道中的电子穿过栅极氧化物并且嵌入浮栅(公知为福勒-诺尔德海姆(F-N)隧道)中，从而增加了存储器单元的有效阈值电压。