[发明专利]增强型沟槽式肖特基二极管整流器件及其制造方法

说明书

技术领域

本发明涉及整流器件及其制造方法，特别涉及一种增强型沟槽式肖特基二极管整流器件及其制造方法。

背景技术

肖特基势垒二极管是利用金属与半导体接触形成的金属－半导体结原理制作的。传统的平面型肖特基势垒二极管器件通常由位于下方的高掺杂浓度的N +衬底和位于上方的低掺杂浓度的N－外延生长层构成，高掺杂浓度的N +衬底底面沉积下金属层形成欧姆接触，构成肖特基势垒二极管的阴极；低掺杂浓度的N－外延生长层顶面沉积上金属层形成肖特基势垒接触，构成肖特基势垒二极管的阳极。金属与N型单晶硅的功函数差形成势垒，该势垒的高低决定了肖特基势垒二极管的特性，较低的势垒可以减小正向导通开启电压，但是会使反向漏电增大，反向阻断电压降低；反之，较高的势垒会增大正向导通开启电压，同时使反向漏电减小，反向阻断能力增强。然而，与pn结二极管相比，传统的平面型肖特基势垒二极管总体来说反向漏电大，反向阻断电压低。

沟槽式肖特基势垒二极管的显著特点是在N-外延层中存在类似沟槽式MOS器件的栅结构，即垂直于硅片表面、延伸入N-外延层中的沟槽，覆盖在沟槽表面的栅氧化层，以及填充其中的导电材料构成的栅。器件结构如图1所示，制作器件的硅片由高掺杂的N+衬底1和较低掺杂的N-外延层2 构成，一系列沟槽3制备于N－外延层2中，沟槽3之间为N型单晶硅凸台结构4，沟槽3侧壁生长有二氧化硅层5，上金属层6覆盖在整个结构的上表面，并与单晶硅凸台结构4的顶面接触形成肖特基接触面，构成肖特基二极管整流器件的阳极。在N+衬底1底面沉积有下金属层8构成肖特基二极管整流器件的阴极。器件结构和电场强度分布曲线如图2所示，针对不同的沟槽深度，器件反向偏置时候的电场强度分布曲线被计算出来。电场强度曲线所包围的面积对应器件的反向电压阻断能力。由于沟槽栅结构的存在，器件反向偏置时电场分布发生变化，在栅沟槽底部达到最强，到达肖特基势垒界面的电场强度降低，从而增强了该器件的电压反向阻断能力，减小了反向漏电流。除了栅沟槽深度，栅氧化层厚度和凸台结构区域掺杂浓度都可以调制器件反向偏置时候的电场分布。

然而，这种结构设计所暴露出的主要问题是器件反向电压阻断能力提升有限。如图2中电场强度曲线所示，随沟槽深度变化，电场强度峰值位置随之变化，但是电场强度曲线所包围面积变化不显著，即器件反向电压阻断能力无显著改变。另外，沟槽内填充的金属与上金属层相同，当沟槽宽度较窄时，由于上金属层材料的缝隙填充能力不好，有可能留下空洞，影响器件的可靠性。为此，如何解决上述问题成为本领域普通技术人员努力的方向。

发明内容

本发明目的是提供一种增强型沟槽式肖特基二极管整流器件及其制造方法，其调制器件反向偏置时候的电场分布，增强器件反向电压阻断能力，并为器件性能调整提供更多灵活性。

为达到上述目的，本发明采用的第一技术方案是： 

一种增强型沟槽式肖特基二极管整流器件，在俯视平面上，该器件的有源区由若干个肖特基势垒二极管单胞并联构成，此肖特基势垒二极管单胞的纵向截面上，每个肖特基势垒二极管单胞包括位于硅片背面下金属层，位于所述下金属层上方重掺杂第一导电类型的衬底层，此衬底层与下金属层之间形成欧姆接触，位于所述衬底层上方轻掺杂第一导电类型的外延层，位于所述外延层上方的上金属层，从所述外延层上表面并延伸至外延层中部的沟槽，相邻沟槽之间外延层区域形成第一导电类型的单晶硅凸台，此单晶硅凸台顶面与上金属层之间形成肖特基势垒接触；一栅沟槽位于所述沟槽内，此栅沟槽内填充有导电多晶硅并与上金属层之间形成欧姆接触，所述栅沟槽和外延层之间均通过二氧化硅隔离；

所述单晶硅凸台内并贴附于沟槽侧表面具有第二导电类型掺杂区，此第二导电类型掺杂区顶部与外延层上表面之间具有重掺杂第二导电类型掺杂区，所述第二导电类型掺杂区和重掺杂第二导电类型掺杂区均与外延层形成pn结界面。

上述技术方案中进一步改进的技术方案如下：

作为优选方案，所述第二导电类型掺杂区和重掺杂第二导电类型掺杂区另一侧具有第一导电类型的外延分层，外延分层下表面高于所述第二导电类型掺杂区下表面，此外延分层位于外延层上部且外延分层的掺杂浓度大于外延层的掺杂浓度。

为达到上述目的，本发明采用的第二技术方案是：

一种用于制造所述权利要求1所述二极管整流器件的制造方法，该方法包括下列工艺步骤：

步骤一、在N型高掺杂浓度N+的单晶硅衬底上，生长N型较低掺杂浓度N-的外延层；