[发明专利]一种芯片及其进入测试态的方法

说明书

技术领域

本发明涉及通信领域，特别是涉及一种芯片及其进入测试态的方法。

背景技术

随着智能卡的应用越来越广泛，市场对其成本的要求也越来越低。现在随着芯片制造技术向深亚微米方向发展，特征尺寸进一步缩小，集成电路芯片中的晶体管、二极管、电阻、电容等器件及连线按比例缩小，然而，由于测试、封装等限制，芯片压焊点(PAD)的尺寸却无法按比例缩小，所以芯片压焊点的面积占芯片总面积的比重也越来越大，一般的智能卡芯片测试电路的测试压焊点较多，芯片成本较高，因此有效减小PAD的数量，对成本控制至关重要。

现有的接触式IC(Integrated Circuit，集成电路)卡有8个压焊点(PAD),如图1所示。C1和C5分别是电源PAD(VCC)和地PAD(VSS)，为芯片提供所需电源；C2是复位信号PAD，可由接口设备提供复位信号给RST_PAD，或由IC卡内部的复位控制电路在加电时产生内部复位信号；C3为时钟信号输入端PAD；C7为串行数据的输入输出端PAD；C6为测试PAD，根据测试PAD输入的控制信号决定芯片是否进入测试状态。剩下的C4和C8用途在相应的应用标准中进行规定。测试PAD的存在占用了芯片的一部分面积，增加了芯片的成本。

发明内容

本发明要解决的技术问题是提供一种芯片及其进入测试态的方法，以使芯片没有测试压焊点也能进入测试状态，以有效减小整个芯片面积。

为了解决上述技术问题，本发明提供了一种芯片，包括复位信号压焊点、时钟信号压焊点，还包括测试态选择电路，其中，

所述复位信号压焊点输入的信号接入所述测试态选择电路的时钟输入端，所述时钟信号压焊点输入的信号接入所述测试态选择电路的数据输入端，

所述测试态选择电路，用于以所述复位信号压焊点输入的信号作为时钟，按照预定的时序对所述时钟信号压焊点输入的信号进行记录，得到测试控制信号，将所得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态。

进一步地，上述芯片还具有下面特点：所述测试态选择电路包括：

比较器；

测试控制电路，包括一个寄存器或多个寄存器，当包括多个寄存器，多个寄存器依次相连，所述复位信号压焊点输入的信号接入每个寄存器的时钟输入端，所述时钟信号压焊点输入的信号接入第一个寄存器的数据输入端，所述寄存器根据所述时钟输入端的信号，将按照预定的时序输出的值作为所述测试控制信号，输出给所述比较器；

所述比较器，用于将所述测试控制信号与预存的验证信号进行比较，如相等，则输出触发所述芯片进入测试态的信号。

进一步地，上述芯片还具有下面特点：所述寄存器为D触发器。

进一步地，上述芯片还具有下面特点：

所述测试控制电路由8个寄存器组成；所述测试控制信号为8位，所述8个寄存器中每一个寄存器输出的值分别作为所述测试控制信号中的1位。

进一步地，上述芯片还具有下面特点：

所述芯片不包括测试压焊点。

为了解决上述问题，本发明还提供了一种芯片进入测试态的方法，应用于上述的芯片，包括：

以复位信号作为时钟，按照预定的时序对时钟信号进行记录得到测试控制信号，

将所述测试控制信号与预存的验证信号进行比较，如相等，则进入测试态。

综上，本发明提供一种芯片及其进入测试态的方法，复用了芯片clk_pad和rst_pad来产生进入测试态的控制信号，代替了test_pad，既能满足测试要求，又可以通过减少test_pad有效地减小芯片面积，降低了成本。

附图说明

图1为现有技术的芯片的示意图；

图2为本发明实施例的芯片的示意图；

图3为本发明实施例的一种芯片进入测试态的方法的流程图；

图4为本发明实施例的测试态选择电路的示意图；

图5为本发明实施例的测试控制信号产生电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

图2为本发明实施例的芯片的示意图，本实施例的芯片与图1中的芯片相比，减少了测试压焊点，内部增加集成的测试态选择电路，如图所示。