[发明专利]能够对多个存储器进行独立控制的测试装置

说明书

技术领域

本发明涉及一种存储器测试装置，更加详细而言，涉及一种能够通过控制多个SATA/SAS/PCIe的多个序列控制模块，分别不同地控制存储器(Storage)测试的测试装置。

背景技术

目前为止，作为大容量的数字媒体存储装置而被普及使用的正是硬盘(HDD)。但是，近年来随着存储功能的半导体元件中拥有能够存储最大容量，即使不提供电源其内部的数据也不消失的特征的快闪记忆体(Nand Flash)半导体元件价格的下降，利用内存功能的半导体元件的如固态硬盘(SSD)等的大容量数字媒体存储装置开始问世。

这样的固态硬盘性能通过固态硬盘测试器实现，用于测试所述固态硬盘的现有的固态硬盘测试装置如图1所示。

如图1所示，由主终端100、网络200、通信接口部300、内存400、嵌入式处理器500、数据引擎部600、SATA/SAS/PCIe接口部700等组成一个现场可编程门阵列(field-programmable gate array，FPGA)或单片。

此时，若主终端100通过网络200和通信接口部300向嵌入式处理器500发出测试存储器10的宏指令，则嵌入式处理器500向数据引擎部600和SATA/SAS/PCIe接口部700等发出指令，向存储器10写入(write)数据，读取写入的数据，与期望值进行比较，判定存储器10的正常/故障(pass/fail)，将其结果传输至主终端100。

并且，通信接口部300具有接口作用，以便能够收发主终端100与嵌入式处理器500、数据引擎部600、SATA/SAS/PCIe接口部700之间的数据。

并且，嵌入式处理器500作为设在现场可编程门阵列或ASIC芯片内部的微处理器，控制数据引擎部600、SATA/SAS/PCIe接口部700等，执行控制作用，以便能够利用控制数据引擎部600、SATA/SAS/PCIe接口部700等测试存储器10。

并且，数据引擎部600实时生成模式数据、指令数据等，从存储器10实时读取数据，并与数据引擎中生成的模式数据进行比较，存储至故障内存(fail memory)中。

并且，SATA/SAS/PCIe接口部700利用对应于存储器10的接口的所需接口，能够向存储器10记录和读取数据。

另一方面，关于测试存储器的装置，除韩国公开专利10-2010-0114697号(以下称为“在先文献”)以外，被申请和公开有多个。

所述在先文献，包括：存储器接口部，其维持与存储器的连接；用户接口部，其从用户接收所述存储器测试的测试条件；测试模式生成部，其生成对应于从所述用户接收的所述测试条件的用于所述存储器测试的测试模式(test pattern)；测试控制部，其通过所述测试模式控制所述存储器的测试。

所述的包括在先文献的上述现有技术，存在如下问题：为了控制多个SATA/SAS/PCIe接口部，利用一个嵌入式处理器，因此嵌入式处理器在控制多个SATA/SAS/PCIe接口部时，负荷过大，处理时间长。

对于向多个SATA/SAS/PCIe接口部同时传达相同的控制指令，确认各SATA/SAS/PCIe接口部的状态，没有太大问题。

但是，在不同的时点向多个SATA/SAS/PCIe接口部传达不同的控制指令并确认状态时，若利用一个嵌入式处理器，则会延长测试时间。

因此，为了解决这样的问题，可以通过设计序列控制部来实现，所述序列控制部在分别向多个SATA/SAS/PCIe接口部传达不同的控制指令时，利用多个嵌入式处理器或者利用一个嵌入式处理器并利用用户逻辑，来控制多个SATA/SAS/PCIe接口部。

此时，利用多个嵌入式处理器来控制多个SATA/SAS/PCIe接口部的方式，由于嵌入式处理器的门数大，需要附加外围设备，因此逻辑大小增加，具有实际难以实现的问题。

因此，本发明利用一个嵌入式处理器，实现多个序列控制模块，来控制多个SATA/SAS/PCIe接口部。

发明内容

(一)要解决的技术问题

本发明是鉴于如上所述的问题点而提出的，其目的在于，提供一种测试装置，其在执行多个存储器测试的情况下，利用一个嵌入式处理器，实现多个序列控制模块，来独立控制多个SATA/SAS/PCIe接口，由此能够缩短存储器测试时间。

(二)技术方案