[发明专利]半导体集成电路器件

权利要求书

1.一种半导体集成电路器件，包括：

存储器单元，所述存储器单元包括：保持电路，所述保持电路具有多个MOSFET和一对输入/输出节点并且利用第一电压作为操作电压而进行操作；以及一对传输MOSFET，所述传输MOSFET分别耦合至所述输入/输出节点并且其栅极接收选择信号；以及

电压生成电路，所述电压生成电路用于生成在绝对值方面高于所述第一电压的第二电压，

其中响应于唯一ID生成指令，所述第二电压被应用于所述传输MOSFET的所述栅极，第三电压经由所述传输MOSFET被提供至所述输入/输出节点，并且随后应用于所述传输MOSFET的所述栅极的所述电压被降低至在绝对值方面比所述第一电压更低的电压。

2.根据权利要求1所述的半导体集成电路器件，其中所述保持电路是包括所述MOSFET的锁存电路。

3.根据权利要求1所述的半导体集成电路器件，其中所述第三电压等于所述第一电压。

4.一种半导体集成电路器件，包括：

多个存储器单元，所述多个存储器单元以矩阵式布置，所述存储器单元中的每个存储器单元包括：保持电路，所述保持电路具有多个MOSFET和一对输入/输出节点并且利用第一电压作为操作电压而进行操作；以及一对传输MOSFET，所述传输MOSFET分别耦合至所述输入/输出节点并且其栅极接收选择信号；

多个字线，所述多个字线被布置在所述矩阵的相应行中，并且每个字线均耦合至布置于相对应行中的多个存储器单元中的多对传输MOSFET的栅极；

多个位线对，所述多个位线对布置在所述矩阵的相应列中，并且每个位线对均耦合至布置于相应列中的多个存储器单元中的多对传输MOSFET；

行选择电路，所述行选择电路用于从所述字线中选择字线；

列选择电路，所述列选择电路用于从所述位线对中选择位线对；以及

电压生成电路，所述电压生成电路用于生成在绝对值方面比所述第一电压更高的第二电压，

其中响应于唯一ID生成指令，所述第二电压被应用于由所述行选择电路所选择的所述字线，第三电压被应用于由所述列选择电路所选择的所述位线对，并且随后应用于所选择字线的所述电压被降低至在绝对值方面比所述第一电压更低的电压。

5.根据权利要求4所述的半导体集成电路器件，其中所述保持电路是包括所述MOSFET的锁存电路。

6.根据权利要求5所述的半导体集成电路器件，其中所述第三电压等于所述第一电压。

7.根据权利要求6所述的半导体集成电路器件，其中所述电压生成电路是用于升高所述第一电压的升压电路。

8.根据权利要求7所述的半导体集成电路器件，进一步包括用于提供所述唯一ID生成指令的CPU。

9.一种半导体集成电路器件，包括：

单元阵列，所述单元阵列包括：

多个存储器单元，所述多个存储器单元以矩阵式布置，每个存储器单元包括：保持电路，所述保持电路具有多个MOSFET和一对输入/输出节点并且利用第一电压和第二电压之间的电压差作为操作电压而进行操作；以及一对传输MOSFET，所述传输MOSFET分别耦合至所述输入/输出节点并且其栅极接收选择信号；

多个字线，所述多个字线布置在所述矩阵的相应行中并且每个字线均耦合至布置于相对应行中的多个存储器单元中的多对传输MOSFET的栅极；以及

多个位线对，所述多个位线对布置在所述矩阵的相应列中进并且每个位线对均耦合至布置于相应列中的多个存储器单元中的多对MOSFET；

外围电路，所述外围电路用于从所述字线中选择字线并且从所述位线对中选择位线对；以及

电压控制电路，所述电压控制电路用于生成所述第一电压，所述第一电压响应于唯一ID生成指令而改变所述第一电压的数值从而减小所述电压差，并且随后改变所述第一电压的所述电压值从而增大所述电压差。