[发明专利]半导体集成电路器件

说明书

提供了一种半导体集成电路器件，该半导体集成电路器件能够利用开销抑制而生成唯一ID。当生成唯一ID时，SRAM中的存储器单元的字线的电位上升至该SRAM的供电电压以上，并且随后下降至该SRAM的供电电压以下。当该字线的电位高于SRAM的供电电压时，相同数据被提供至存储器单元的两条位线。由此，SRAM中的存储器单元被置入无定义状态并且随后发生变化从而根据形成该存储器单元的元件的特性等保存数据。在制造SRAM时，形成存储器单元的元件的特性等发生变化。因此，SRAM中的存储器单元根据制造中所发生的变化保存数据。

相关申请的交叉引用

于2013年7月25日提交的日本专利申请号2013-154883包括说明书、附图和摘要在内的公开内容通过引用全文结合于此。

技术领域

本发明涉及半导体集成电路器件，尤其涉及一种包含存储器电路和微处理器的半导体集成电路器件。

背景技术

存在包含存储器电路和微处理器(此后称作CPU)的半导体集成电路器件。例如，存在被称作所谓的SoC(片上系统)的半导体集成电路器件，其通过在一个半导体芯片上形成存储器电路和CPU而获得。这样的半导体电路器件在许多领域得以使用。

近来，诸如e商务和互联网银行之类的通过互联网所实施的电子商务服务的市场稳定增长。另外，使用IC卡的电子钱币服务已经被广泛使用并且进入了增长期。许多半导体集成电路器件也在这些电子商务服务和电子钱币服务中得以使用。特别是在这些服务中，对金钱和/或个人信息进行处理；因此始终都要求具有较高的安全等级。因此，对于在这些服务中使用的半导体集成电路器件而言，也要求较高的安全等级。

安全技术包括软件级别的技术和硬件级别的技术。在软件级别，例如通过以强加密算法为中心的加密技术而实现了较高的安全等级。另一方面，在硬件级别也已经尝试以物理方式实施加密算法。然而，存在着允许诸如所谓的黑客(破坏者)之类的攻击方对安全密钥进行解密的可能性。

在制造半导体集成电路器件时，ID(标识)被存储在整合于其中的保险丝或非易失性存储器电路中。在这种情况下所存在的问题在于，存在着制造时所存储的数据在实际使用时被篡改的风险或者半导体芯片自身被克隆的可能性。

为了解决这样的问题，提出了聚焦于在制造半导体集成电路器件时所出现的变化而针对半导体集成电路器件生成唯一ID。例如，在其中场效应晶体管(此后被称作MOSFET)作为元件被形成的半导体芯片中，提出了使用MOSFET在制造期间所出现的变化而生成针对该半导体芯片唯一的ID(唯一ID)。根据这样的提议，可能生成无法物理克隆的半导体芯片唯一ID(PUF：不可物理克隆功能)。

发明内容

日本未审专利公开号2012-43517(专利文献1)公开了一种用于使用存储器测试中出现错误的地址而创建唯一ID的技术，该存储器测试由存储器BIST 104以针对存储器103的供电电压执行，该供电电压与正常操作期间相比有所减小(图7)。日本未审专利公开号2012-73954(专利文献2)公开了一种在向SRAM存储区单元写入初始数据并因此同时向SRAM存储器单元的两条位线写入“低”之后使用从SRAM存储器单元所读取的数据创建唯一ID的技术。

在专利文献1所公开的技术中，需要对存储器103的供电电压进行控制的配置，这可能会导致开销。另外，由于存储器BIST 104执行存储器测试，所以创建唯一ID可能会耗费时间。在专利文献2所公开的技术中，要求“低”被同时写入两条位线，这会导致开销。

其它问题和新颖特征将由于对该说明书和附图的描述而变得显而易见。