[发明专利]半导体组件和制造方法

说明书

技术领域

一般来说，本发明涉及基于氮化镓(GaN)的半导体装置的过电压保护，以及更具体来说，涉及基于GaN的晶体管的过电压保护。

背景技术

GaN半导体装置、例如场效应晶体管(FET)、具体来说是高电子迁移率场效应晶体管(HEMT)获得跨诸如医疗、国防、航空等的行业的应用。但是，GaN装置易遭受因电路和静电放电(ESD)中的瞬态事件引起的电气过应力。电气应力能够引起装置中的雪崩，其能够导致装置降级并且最终导致灾难性故障。虽然GaN开关具有若干优点，但是这个安全性考虑因素(因可承受雪崩方面的不足)排除了它们在高速开关和功率电子系统中的广泛部署。

在特定晶体管中的基于GaN的装置因晶体中的缺陷而无法证明承受雪崩。在高密度(每平方厘米大于1000)下观测到产生于诸如硅(Si)、蓝宝石、碳化硅(SiC)或其它材料之类的异质衬底上的GaN材料的生长的缺陷，从而导致GaN材料无法保持稳定雪崩状况，使GaN材料在物理上并且不可逆地降级。

相应地，需要GaN装置的过电压保护以排除雪崩状况。此外，可期望在高温操作(大于150℃)期间提供GaN装置的过电压保护。

发明内容

本技术的一个方面针对一种单片集成半导体组件。半导体组件包括其中包含Si的衬底以及衬底上制作的GaN半导体装置。半导体组件还包括在衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构，其中TVS结构与GaN半导体装置电接触。在跨GaN半导体装置的所施加电压大于阈值电压时，TVS结构配置成工作在穿通模式、雪崩模式或者它们的组合模式。

本技术的另一方面针对一种单片集成半导体组件。半导体组件包括其中包含Si的衬底以及衬底上制作的GaN半导体装置。半导体组件还包括至少一个TVS结构，其中包括在衬底之中或之上制作的Si。TVS结构与GaN半导体装置电接触，以及TVS结构配置成在跨GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式。

本技术的另一方面针对一种制作单片集成半导体组件的方法。该方法包括：(a) 提供包括Si的衬底；(b) 在衬底上制作GaN半导体装置；(c) 在衬底之中或之上制作至少一个TVS；以及(d) 将TVS结构与GaN半导体装置电耦合。在跨GaN半导体装置的所施加电压大于阈值电压时，TVS结构配置成工作在穿通模式、雪崩模式或者它们的组合模式。

按照本公开的第一方面，提供一种单片集成半导体组件，包括：

包括硅(Si)的衬底；

在所述衬底上制作的氮化镓(GaN)半导体装置；以及

在所述衬底之中或之上制作的至少一个瞬态电压抑制器(TVS)结构，

其中所述TVS结构与所述GaN半导体装置电接触，并且所述TVS结构配置成在跨所述GaN半导体装置的所施加电压大于阈值电压时工作在穿通模式、雪崩模式或者它们的组合模式。

按照第一方面的半导体组件，其中，所述TVS结构横向配置。

按照第一方面的半导体组件，其中，所述TVS结构竖向配置。

按照第一方面的半导体组件，其中，所述TVS结构包括：

第一半导体区，具有第一导电类型；

第二半导体区，具有第二导电类型，并且与所述第一半导体区电接触；以及

第三半导体区，具有第一导电类型，并且与所述第二半导体区电接触。

按照第一方面的半导体组件，其中，所述第一导电类型是n+型，而所述第二导电类型是p型。

按照第一方面的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底中形成。

按照第一方面的半导体组件，其中，所述第一半导体区、所述第二半导体区和所述第三半导体区在所述Si衬底上外延生长。

按照第一方面的半导体组件，其中，所述TVS结构还包括设置在所述Si衬底的至少一部分上的GaN层，并且所述第一半导体区、所述第二半导体区和所述第三半导体区在所述GaN层中形成。

按照第一方面的半导体组件，其中，所述TVS结构经由栅极-源极端子、漏极-源极端子、栅极-漏极端子或者它们的组合与所述GaN半导体装置电接触。

按照第一方面的半导体组件，其中，所述GaN半导体装置包括高电子迁移率晶体管(HEMT)、结型栅场效应晶体管(JFET)、金属氧化物半导体场效应晶体管(MOSFET)、二极管或者它们的组合。

按照本公开的第二方面，提供一种单片集成半导体组件，包括：

包括硅(Si)的衬底；