[发明专利]半导体器件的制备方法

说明书

本发明揭示了一种半导体器件的制备方法，包括：提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层；形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；去除所述第一器件栅极结构上的第一保护层；去除所述第二保护层。本发明的半导体器件的制备方法的工艺的可靠性高，可以提高器件的性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

为了实现芯片的功能化，在半导体的制备工艺中，一片晶圆上往往具有多种器件，不同器件的制备工艺不同，所以需要将不同器件的制备工艺整合在同一制程(process)中，造成在同一制程中具有较多的工艺步骤，比如在同一制程中会进行多步沉积或刻蚀等工艺，从而对器件的功能造成影响。

例如，在嵌入式闪存(Embedded flash)的制程中，需要在同一片晶圆上制备存储器件和逻辑器件。参考图1，在嵌入式闪存的结构中，半导体基底110包括存储器件区111以及逻辑器件区112，存储器件区111上形成有堆叠栅极结构130，堆叠栅极结构130包括层叠的第一栅极131以及第二栅极132。逻辑器件区112上形成有第二器件栅极层140，堆叠栅极结构130的厚度大于所述第二器件栅极层140的厚度。

在现有技术中，需要选择性刻蚀所述第二器件栅极层140，以制备逻辑器件。然而，由于堆叠栅极结构130的厚度大于第二器件栅极层140的厚度，在刻蚀所述第二器件栅极层140时，堆叠栅极结构130上的光阻(PR)的厚度小于第二器件栅极层140上的光阻(PR)的厚度，堆叠栅极结构130上的光阻(PR)很快被消耗掉，使得堆叠栅极结构130的上表面极易损伤，从而影响存储器件的性能。

发明内容

本发明的目的在于，提供一种可靠性高的半导体器件的制备方法，从而提高器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一半导体基底，所述半导体基底包括第一器件区以及第二器件区，所述第一器件区上形成有第一器件栅极结构，所述第二器件区上形成有第二器件栅极层，所述第一器件栅极结构的厚度大于所述第二器件栅极层的厚度；

形成第一保护层，所述第一保护层至少覆盖所述第一器件栅极结构的上表面；

选择性刻蚀所述第二器件栅极层，以形成第二器件栅极结构；

制备第二保护层，所述第二保护层覆盖所述第二器件栅极结构以及第一器件栅极结构，并暴露出所述第一器件栅极结构上的第一保护层；

去除所述第一器件栅极结构上的第一保护层；以及

去除所述第二保护层。

可选的，所述第二保护层的材料为光阻。

可选的，采用灰化工艺去除所述第二保护层。

可选的，所述第一保护层的厚度大于等于

可选的，所述第一保护层的材料为氧化硅。

可选的，采用湿法刻蚀工艺去除所述第一保护层。

可选的，所述湿法刻蚀工艺的刻蚀液包括氢氟酸。

可选的，采用干法刻蚀工艺选择性刻蚀所述第二器件栅极层。

可选的，所述第一器件栅极结构包括在所述第一器件区上依次层叠的第一栅极、介质层以及第二栅极。

可选的，所述第一保护层还覆盖所述第二器件栅极层。