[发明专利]制造半导体器件的方法

说明书

相关申请的相交引用

这里通过引用并入2013年7月26日提交的日本专利申请No.2013-155546的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及制造半导体器件的技术，例如涉及包括布线衬底的半导体器件的组装，在该布线衬底上在其外围部分中形成目标标记。

背景技术

在日本专利公开No.2008-34681(专利文献1)中，描述了一种涉及布线衬底(多层衬底)的技术，在该布线衬底上在其外围部分(定位在多个器件区周围的部分)中的每个划片区域(划线区域、切割区域)的延伸线上形成目标标记(目标图案)(例如参见专利文献1的图16和图18)。

[专利文献]

[专利文献1]日本专利公开No.2008-34681

根据本发明人的研究，例如专利文献1中图18所示，目标标记(目标标记的至少一部分)存在于布线衬底的划片区域的延伸线上。此外，已知当在布线衬底的切割工艺(划片工艺)中使用的划片刀(可旋转切割刀)磨损时，如本申请的图34至图36所示产生由目标标记42的一部分形成的杂质(废物)43。

发明内容

与此同时，由于杂质43的产生是降低半导体器件的可靠性的因素，所以需要抑制杂质43的产生。

根据本说明书的描述和附图，其它目的和新特征将变得清楚。

在根据一个实施例的制造半导体器件的方法中，提供有一种布线衬底，该布线衬底包括：第一器件区域和第二器件区域，设置在下表面上；划片区域，设置在第一器件区域和第二器件区域之间；以及目标标记，未设置在划片区域的延伸线上，而是设置在划片区域的延伸线与第一最外外围凸块焊区行的延伸线之间。此外，在制造半导体器件的方法中，将第一半导体芯片安装在第一上表面侧器件区中，将第二半导体芯片安装在第二上表面侧器件区中，并且此后利用树脂密封第一半导体芯片和第二半导体芯片。此外，在制造半导体器件的方法中，在分别形成多个第一外部端子和多个第二外部端子之后，在第一凸块焊区和第二凸块焊区上，基于目标标记指定划片区域，并且通过使用划片刀沿着划片区域切割布线衬底。

根据上述实施例，可以实现组装半导体器件时可靠性的增强。

附图说明

图1是示出一个实施例的半导体器件的结构示例的平面图；

图2是示出图1的半导体器件的结构示例的后视图；

图3是示出图1的半导体器件的结构示例的截面图；

图4是示出图1的半导体器件的结构示例的侧视图；

图5是透过密封体的示出图1的半导体器件结构的平面图；

图6是示出图1的半导体器件的组装过程示例的流程图；

图7是示出在组装图1的半导体器件时使用的布线衬底的芯片安装表面侧的结构示例的平面图；

图8是示出在组装图1的半导体器件时使用的布线衬底的安装表面侧的结构示例的后视图；

图9是示出图8中的放大方式的A部分的局部放大平面图；

图10是示出图9中衬底区域中的回刻蚀之后的布线图案示例的局部放大平面图；

图11是示出沿着图10的A-A线切割的结构示例的局部截面图；

图12是示出在组装图1的半导体器件1的衬底制备工艺中制备的布线衬底的结构示例的局部放大截面图；

图13是示出在组装图1的半导体器件中的裸片键合之后的结构示例的局部放大截面图；

图14是示出在组装图1的半导体器件中的接线键合之后的结构示例的局部放大截面图；

图15是示出图12所示布线衬底的结构示例的局部放大平面图；

图16是示出在图13所示的裸片键合之后衬底的整个结构的示例的平面图；

图17是示出在图13所示的裸片键合之后的结构示例的局部放大平面图；

图18是示出在图14所示的接线键合之后衬底的整个结构的示例的平面图；

图19是示出在图14所示的接线键合之后的结构示例的局部放大平面图；

图20是示出在组装图1的半导体器件中的模制之后的结构示例的局部放大截面图；

图21是示出在组装图1的半导体器件中的球焊接之后的结构示例的局部放大截面图；

图22是透过密封体的示出在图20所示的模制之后的结构示例的局部放大平面图；

图23是示出在组装图1的半导体器件中的单片化期间结构的示例的局部放大截面图；

图24是示出在组装图1的半导体器件中的单片化之后结构的示例的局部放大截面图；