[发明专利]差错恢复封装组件

说明书

相关申请的交叉引用

本申请要求2013年7月26日提交的美国专利申请No.13/952,398的优先权，其全部内容通过引用合并于此。

背景技术

可编程集成电路是能够由用户配置以实现定制逻辑功能的一种集成电路类型。通常情形下，逻辑设计者使用计算机辅助设计(CAD)工具设计定制逻辑电路。当设计过程完成时，CAD工具生成配置数据。配置数据加载到可编程集成电路中以配置该装置，从而执行期望的逻辑功能。

集成电路(诸如可编程集成电路和专用集成电路)会存在临时错误，诸如由环境辐射造成的错误。例如，冲击集成电路上的电路系统的在环境中的带电粒子能够引起电路系统的临时故障(例如，翻转存储位、信号路径错误等)。这种临时错误有时称为软错误或单事件翻转(SEU，single-event upset)。对于可编程集成电路而言，软错误特别具有破坏性。例如，加载到可编程集成电路中的配置数据会被软错误损坏。

在称为老化的过程中，电路系统(诸如晶体管)常常随着时间而性能和可靠性退化。随着时间的退化可以由于被长时间段保持通态的晶体管的压力或者晶体管切换到的频率导致(例如)。

用于改进集成电路芯片的对软错误的抗性(resiliency，抗性/恢复)的技术包括对芯片进行物理硬化(例如，通过使用抗辐射制造或加工工艺)以及芯片的逻辑硬化(例如，通过引入冗余和错误纠正)。然而，抗辐射对每个抗辐射芯片带来较大成本。例如，将辐射抗性提高到两倍会带来芯片面积成本增加百分之五或者更多。作为另一个示例，辐射抗性提高到十倍会增加每个装置成本百分之三十到四十。通过周期性测试和修复可编程集成电路的配置数据也可以提高抗性。

随着向较小工艺尺寸的继续发展，集成电路容量继续增大(例如，每个装置中的晶体管和其它电路元件的数量增大)。随着集成电路容量增大，由于软错误引起的装置故障的概率增加。然而，将装置的抗性提高到满意级别会带来不可接受的成本量。因此期望提供具有改进的辐射抗性的电子装置。

发明内容

封装组件可以包括插入件和插入件上的至少第一电路和第二电路。第一电路可以是安装在插入件上的非抗辐射集成电路芯片。如果期望，附加集成电路芯片可以安装在插入件上。第一电路和第二电路可以由可靠性度量(诸如，时间上的故障(FIT))来表征。第二电路可以由小于所述第一电路的可靠性度量值的可靠性度量值表征，以使第二电路比第一电路更可靠。第二电路可以是抗辐射电路，诸如安装在插入件上的抗辐射集成电路芯片，或者在插入件内的抗辐射电路系统。抗辐射电路在物理和/或逻辑上被配置以提供对由于离子辐射(例如，中子粒子、阿尔法粒子等)引起的瞬时错误的增加的抗性。抗辐射电路在此有时可以称为单事件翻转(SEU)抗性，因为抗辐射电路对单事件翻转错误具有抗性。第一电路和第二电路可以是可编程集成电路或者专用集成电路。

封装组件的抗辐射第二电路可以包括监测电路系统，其通过插入件上的路径电耦合到所述第一电路。监测电路系统可以进行测试以监测封装组件的非抗辐射电路(诸如第一电路)的性能和/或温度。测试结果可以存储在监测电路系统的数据库中或者被发送到诸如网络服务器的外部装置。在第一电路是可编程电路的情形下，监测电路系统可以利用测试配置(诸如环形振荡器测试配置或者启动和捕捉测试配置)来配置第一电路并使用测试配置测试第一电路。响应于确定第一电路测试失败，监测电路系统可以使用利用与第一电路的先前配置不同的第一电路的可编程部分的代替配置对第一电路编程。

插入件可以是包括有源电路系统的有源插入件。有源插入件可以包括第一迹线缓冲区和第二迹线缓冲区，其分别存储来自第一电路和监测电路系统的输出信号。在测试操作期间，可以使用第一电路的配置对监测电路系统编程。例如，监测电路系统可以包括控制部分，其使用第一电路的配置来配置监测电路系统的可编程部分。随后可以使用迹线缓冲区存储由监测电路系统和第一电路产生的数据。迹线缓冲区中存储的数据可以由监测电路系统比较以确定第一电路是否故障。响应于确定第一电路测试失败，监测电路系统可以配置有源插入件上的输入和输出多路复用电路系统以使用监测电路系统在功能上替换第一电路。

根据下列附图和以下详细描述，本发明的其它特征、本质和各种优点将变得更明显。

附图说明

图1是根据本发明的一个实施方式的示例性可编程集成电路的示意图。

图2是根据本发明的一个实施方式的包括安装在插入件上的非抗辐射和抗辐射集成电路芯片的封装组件的透视图。