[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，该半导体装置对被施加数百伏特高电压的电力用半导体元件进行控制。

背景技术

作为对被施加数百伏特高电压的电力用半导体元件进行控制的半导体装置的一种，其具有低电位信号处理电路和高电位信号处理电路，通过将两者经由电容进行连接，利用交流电场实现产生高电位差的电路之间的信号传送。在现有的这种半导体装置中，低电位信号处理电路和高电位信号处理电路分别形成在低压侧和高压侧各自的芯片处。电容由在高压侧芯片上形成的层间绝缘膜和位于该层间绝缘膜上下方的电极构成。低电位信号处理电路与电容通过导线进行连接(例如，参照专利文献1)。

专利文献1：美国专利第6873065号说明书

通常，作为层间绝缘膜而通过CVD方法等在低温下形成硅氧化膜，因此与场氧化膜等热氧化膜相比，相同膜厚情况下的绝缘耐量较弱。因此，需要在芯片上形成可以承受低压侧与高压侧的电位差的厚层间绝缘膜。例如，为了得到与光耦合器相同的4.0kVrms的绝缘耐压，需要使层间绝缘膜的膜厚大于或等于15μm。如果层间绝缘膜变厚则电容降低，因此为了获得所希望的电容，必须增大电极的面积，芯片的面积会增大。另外，必须准备与所要求的耐压性对应地变更层间绝缘膜膜厚的工艺。此外，在低压侧和高压侧需要2个芯片。因此，存在制造成本较高的问题。

另一方面，进行低压侧芯片与高压侧芯片之间的信号传送的导线长度随着芯片的间隔变长。在通常的装配技术中芯片的间隔需要为大于或等于1mm。因此，导线的长度需要大于或等于该长度，通常为2mm～5mm。这与在IC芯片内部形成配线相比长出大于或等于1个数量级，因此，在导线之间产生的配线间电容、寄生电感变大，容易引起串扰、噪声的产生，容易进行错误动作。另外，导线受到来自外部的电磁噪声干扰，容易产生错误信号，使得动作不稳定。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于得到一种能够降低制造成本，能够使动作稳定化的半导体装置。

本发明所涉及的半导体装置，其特征在于，具有：衬底，其具有绝缘层；半导体层，其设置在所述绝缘层上，具有低压区域、高压区域以及连接区域；第1沟槽隔离部，其将所述低压区域、所述高压区域以及所述连接区域彼此绝缘隔离；低电位信号处理电路，其设置在所述低压区域，处理输入的第1信号并输出第2交流信号；高电位信号处理电路，其设置在所述高压区域，在比所述低电位信号处理电路高的电位下进行动作，处理所述第2交流信号并输出第3信号；以及电容，其设置在所述连接区域上，将所述第2交流信号从所述低电位信号处理电路传送至所述高电位信号处理电路，所述电容具有与所述低电位信号处理电路连接的低电位电极和与所述高电位信号处理电路连接的高电位电极，所述低电位电极具有层叠的多个第1配线层，所述高电位电极具有层叠的多个第2配线层，所述多个第1配线层与所述多个第2配线层彼此的侧壁相对而进行电容耦合。

发明的效果

通过本发明，能够降低制造成本，能够将动作稳定化。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的俯视图。

图2是沿图1的I-II线的剖视图。

图3是表示本发明的实施方式1所涉及的电容的俯视图。

图4是沿图3的I-II线的剖视图。

图5是表示本发明的实施方式2所涉及的半导体装置的俯视图。

图6是表示本发明的实施方式3所涉及的半导体装置的俯视图。

图7是表示一重沟槽隔离部(a)和4重沟槽隔离部(b)的各自构造，以及各自构造中电压分布和电场强度分布的图。

图8是表示本发明的实施方式4所涉及的半导体装置的俯视图。

图9是表示本发明的实施方式5所涉及的电容的俯视图。

图10是表示本发明的实施方式6所涉及的电容的剖视图。

图11是表示本发明的实施方式7所涉及的电容的俯视图。

图12是放大图11虚线所包围部分的俯视图。

图13是表示本发明的实施方式8所涉及的电容的俯视图。

图14是沿图13的I-II线的剖面图。

图15是表示本发明的实施方式9所涉及的电容的俯视图。

图16是表示本发明的实施方式10所涉及的半导体装置的俯视图。

图17是放大图16的装置外周部的俯视图。

图18是沿图17的I-II线的剖面图。

图19是沿图17的III-IV线的剖面图。